[发明专利]低损伤GaN基LED芯片的制作方法无效

专利信息
申请号: 201310067790.0 申请日: 2013-03-04
公开(公告)号: CN103117338A 公开(公告)日: 2013-05-22
发明(设计)人: 李璟;王国宏;孔庆峰;詹腾 申请(专利权)人: 中国科学院半导体研究所
主分类号: H01L33/00 分类号: H01L33/00
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 汤保平
地址: 100083 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种低损伤GaN基LED芯片的制作方法,包括如下步骤:步骤1:取一半导体衬底;步骤2:采用金属有机化学气相沉积的方法,在半导体衬底上依次生长低温GaN缓冲层、不掺杂GaN层、N-GaN层、多量子阱发光层和P-GaN层,形成GaN外延片;步骤3:采用PECVD的方法,在GaN外延片上沉积电流阻挡层;步骤4:在电流阻挡层上面的一侧向下刻蚀,刻蚀深度到达N-GaN层,在N-GaN层的一侧形成台面;步骤5:对电流阻挡层进行光刻,使电流阻挡层的面积小于P-GaN层的面积;步骤6:在刻蚀后的GaN外延片的上表面蒸镀ITO薄膜;步骤7:光刻腐蚀掉P-GaN层和电流阻挡层以外的ITO薄膜;步骤8:在ITO薄膜上与电流阻挡层的位置对应处制作P电极;在N-GaN层的一侧的台面上制作N电极,完成制备。
搜索关键词: 损伤 gan led 芯片 制作方法
【主权项】:
一种低损伤GaN基LED芯片的制作方法,包括如下步骤:步骤1:取一半导体衬底;步骤2:采用金属有机化学气相沉积的方法,在半导体衬底上依次生长低温GaN缓冲层、不掺杂GaN层、N‑GaN层、多量子阱发光层和P‑GaN层,形成GaN外延片;步骤3:采用PECVD的方法,在GaN外延片上沉积电流阻挡层;步骤4:在电流阻挡层上面的一侧向下刻蚀,刻蚀深度到达N‑GaN层,在N‑GaN层的一侧形成台面;步骤5:对电流阻挡层进行光刻,使电流阻挡层的面积小于P‑GaN层的面积;步骤6:在刻蚀后的GaN外延片的上表面蒸镀ITO薄膜;步骤7:光刻腐蚀掉P‑GaN层和电流阻挡层以外的ITO薄膜;步骤8:在ITO薄膜上与电流阻挡层的位置对应处制作P电极;在N‑GaN层的一侧的台面上制作N电极,完成制备。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310067790.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top