[发明专利]一种正负电压产生装置

摘要

本发明公开了一种正负电压产生装置，以解决flash存储器依靠单独的正压电荷泵或负压电荷泵产生正高压或负高压造成的面积浪费的问题。所述装置包括推举电容、传输级和四相位时钟电路，推举电容与传输级连接，四相位时钟电路与推举电容连接，所述装置还包括第一控制开关和第二控制开关；第一控制开关和第二控制开关分别连接传输级的两端；第一控制开关包括NMOS管、PMOS管、VPOS PIN脚、GND和NVEN PIN脚；第二控制开关包括NMOS管、PMOS管、VNEG PIN脚、VDD和NVEN PIN脚；所述装置产生正高压或负高压的过程只在一个电荷泵中完成，节省了flash存储器的芯片面积。

主权项

一种正负电压产生装置，包括推举电容、传输级和四相位时钟电路，所述推举电容与所述传输级连接，所述四相位时钟电路与所述推举电容连接，其特征在于，还包括：第一控制开关和第二控制开关；所述第一控制开关和所述第二控制开关分别连接所述传输级的两端；所述第一控制开关包括NMOS管、PMOS管、VPOS PIN脚、GND和NVEN PIN脚，在所述第一控制开关中，所述NMOS管的栅极、所述PMOS管的栅极与所述NVEN PIN脚相连，所述NMOS管的源极与所述PMOS管的源极连接并接入所述传输级，所述PMOS管的漏极与所述VPOS PIN脚连接，所述NMOS管的漏极与所述GND连接；所述第二控制开关包括NMOS管、PMOS管、VNEG PIN脚、VDD和NVEN PIN脚，在所述第二控制开关中，所述NMOS管的栅极、所述PMOS管的栅极与所述NVEN PIN脚相连，所述NMOS管的源极与所述PMOS管的源极连接并接入所述传输级，所述PMOS管的漏极与所述VDD连接，所述NMOS管的漏极与所述VNEG PIN脚连接；当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字低电平时，所述第一控制开关和所述第二控制开关的PMOS管均导通，所述第一控制开关和所述第二控制开关的NMOS管均断开，所述第二控制开关的VDD接入电荷，并由所述四相位时钟电路控制电荷传输，所述第一控制开关的VPOS PIN脚输出正高压；当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字高电平时，所述第一控制开关和所述第二控制开关的PMOS管均断开，所述第一控制开关和所述第二控制开关的NMOS管均导通，所述第一控制开关的GND接地，并由所述四相位时钟电路控制电荷传输，所述第二控制开关的VNEG PIN脚输出负高压。