[发明专利]一种正负电压产生装置

权利要求书

1.一种正负电压产生装置，包括推举电容、传输级和四相位时钟电路，所述推举电容与所述传输级连接，所述四相位时钟电路与所述推举电容连接，其特征在于，还包括：第一控制开关和第二控制开关；所述第一控制开关和所述第二控制开关分别连接所述传输级的两端；

所述第一控制开关包括NMOS管、PMOS管、VPOS PIN脚、GND和NVEN PIN脚；

所述第二控制开关包括NMOS管、PMOS管、VNEG PIN脚、VDD和NVEN PIN脚；

当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字低电平时，所述第一控制开关和所述第二控制开关的PMOS管均导通，所述第一控制开关和所述第二控制开关的NMOS管均断开，所述第二控制开关的VDD接入电荷，并由所述四相位时钟电路控制电荷传输，所述第一控制开关的VPOS PIN脚输出正高压；

当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字高电平时，所述第一控制开关和所述第二控制开关的PMOS管均断开，所述第一控制开关和所述第二控制开关的NMOS管均导通，所述第一控制开关的GND接地，并由所述四相位时钟电路控制电荷传输，所述第二控制开关的VNEG PIN脚输出负高压。

2.根据权利要求1所述的装置，其特征在于，

在所述第一控制开关中，所述NMOS管的栅极、所述PMOS管的栅极与所述NVEN PIN脚相连，所述NMOS管的源极与所述PMOS管的源极连接并接入所述传输级，所述PMOS管的漏极与所述VPOS PIN脚连接，所述NMOS管的漏极与所述GND连接。

3.根据权利要求1所述的装置，其特征在于，

在所述第二控制开关中，所述NMOS管的栅极、所述PMOS管的栅极与所述NVEN PIN脚相连，所述NMOS管的源极与所述PMOS管的源极连接并接入所述传输级，所述PMOS管的漏极与所述VDD连接，所述NMOS管的漏极与所述VNEG PIN脚连接。

4.根据权利要求1所述的装置，其特征在于，

所述四相位时钟电路的时钟具有预先设定的时序关系。

5.根据权利要求1所述的装置，其特征在于，

所述传输级中的一对NMOS管与对应连接的所述推举电容中的两个PMOS管组成一个MOS级。

6.根据权利要求5所述的装置，其特征在于，

相邻的所述两个MOS级组成一个独立单元。

7.根据权利要求6所述的装置，其特征在于，

所述独立单元的数量与所述第一控制开关的VPOS PIN脚输出的正电压值成正比，或者，与所述第二控制开关的VNEG PIN脚输出的负电压值成正比。

8.根据权利要求5所述的装置，其特征在于，所述四相位时钟电路与所述推举电容连接，包括：

所述四相位时钟电路中具有相同时序关系的分路与同一MOS级中的推举电容连接。

9.根据权利要求4所述的装置，其特征在于，所述由所述四相位时钟电路控制电荷传输，包括：

根据所述四相位时钟电路的时钟的时序关系控制电荷通过传输级，向要求的方向传输。

10.根据权利要求9所述的装置，其特征在于，所述依据所述具有时序关系的电流推送或吸取电荷，包括：

当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字低电平时，从所述第二控制开关的VDD推送正电荷至所述第一控制开关的VPOS PIN脚；

当所述第一控制开关和所述第二控制开关的NVEN PIN脚均接入数字高电平时，从所述第一控制开关的GND推送负电荷至所述第二控制开关的VNEG PIN脚。