[发明专利]3D非易失性存储器的擦除禁止

摘要

用于3D堆叠的存储器设备的擦除处理进行对NAND串的双侧擦除直到一个或多个NAND串通过擦除‑验证测试(518)，然后进行其余NAND串的一侧擦除(526)。双侧擦除从源极侧端和漏极侧端对NAND串的主体充电(510)，而一侧擦除从漏极侧端对NAND串的主体充电。与一个位线相关联的NAND串形成集合。当该集合满足集合擦除‑验证条件时，比如该集合的一个、所有或者某些指定部分的NAND串通过擦除‑验证测试时，可以发生到一侧擦除的切换(518)。当不多于指定数量的NAND串没有满足擦除‑验证测试时，擦除操作可以结束(516,520)。因此，减少了存储器单元的擦除降级(degration)。

主权项

一种3D堆叠的非易失性存储器设备，包括：基板(101)；堆叠的非易失性存储器单元阵列(150)，由该基板承载并且包括存储器串(NSA0到NSA5，NSB0到NSB5)的多个集合，并且每个存储器串包括在该存储器串的漏极端(278,306)和该存储器串的源极端(302,304)之间的多个存储器单元(MC0,0到MC6,11)；多个位线(BLA0到BLAn，BLB0到BLBn)，其中对于存储器串的每个集合，所述多个位线中的相应位线连接到该存储串的集合中的每个存储器串的漏极端；至少一个源极线(SLA0到SLA2，SLB0到SLBn)，连接到存储器串的每个集合中的至少一个存储器串的源极端；以及至少一个控制电路(110)与该堆叠的非易失性存储器单元阵列、该多个位线和该至少一个源极线通信，该至少一个控制电路：在对于存储器串的多个集合的擦除操作中进行一个擦除‑验证重复(EV0到EV7)：向所述多个位线中的每个位线施加擦除电压，然后确定所述存储器串的集合的至少一个是否达到集合擦除‑验证条件；以及在擦除操作中进行下一擦除‑验证重复：(i)如果所述存储器串的集合的至少一个达到了所述集合擦除‑验证条件，其中所述存储器串的集合的至少一个与所述多个位线中的至少一个位线连接，且未到达集合擦除‑验证条件的所述存储器串的剩余集合与多个位线中的除了该至少一个位线的其余位线连接，则向所述多个位线中的除了该至少一个位线的其余位线施加擦除电压，并向该至少一个位线施加擦除‑禁止电压，以及(ii)如果所述存储器串的集合中没有一个达到该集合擦除‑验证条件，则向所述多个位线中的每个位线施加擦除电压。