[实用新型]一种基于D触发器和计数器逻辑组合的时钟产生控制电路有效
| 申请号： | 201220524966.1 | 申请日： | 2012-10-15 |
| 公开（公告）号： | CN202918271U | 公开（公告）日： | 2013-05-01 |
| 发明（设计）人： | 赵筱琳;石志成;王芸;陆晓峰 | 申请（专利权）人： | 北京空间机电研究所 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099;H03K21/00 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 安丽 |
| 地址： | 100076 北京市丰*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于D触发器和计数器逻辑组合的时钟产生控制电路，包括时钟基准电路、锁相电路、时钟启动停止电路以及脉冲计数电路；时钟基准电路输出一定频率的时钟信号至锁相电路；锁相电路对输入的时钟信号进行同步锁相，同步锁相后的信号作为时钟产生控制电路的输出信号并同时送至脉冲计数电路；脉冲计数电路对同步锁相后的信号所包含的时钟个数进行计数，计数达到预设值时脉冲计数电路输出信号至时钟启动停止电路；时钟启动停止电路接收脉冲计数电路输出的信号以及外加的启动信号，产生同步锁相启动信号或者同步锁相停止信号送至锁相电路。本实用新型基于D触发器、计数器以及各种逻辑组合的硬件电路，通过同步设计实现即定周期的完整时钟信号输出。 | ||
| 搜索关键词： | 一种 基于 触发器 计数器 逻辑 组合 时钟 产生 控制电路 | ||
【主权项】：
一种基于D触发器和计数器逻辑组合的时钟产生控制电路，其特征在于：包括时钟基准电路、锁相电路、时钟启动停止电路以及脉冲计数电路；时钟基准电路输出一定频率的时钟信号至锁相电路；锁相电路对从时钟基准电路输出的时钟信号进行同步锁相，同步锁相后的输出信号分为两路，一路作为时钟产生控制电路的输出信号，另一路输入至脉冲计数电路；脉冲计数电路接收同步锁相后的时钟信号，对时钟个数进行计数并在计数达到预设值时输出信号至时钟启动停止电路；时钟启动停止电路同时接收脉冲计数电路输出的信号以及外部启动信号，输出同步锁相启动信号或者同步锁相停止信号至锁相电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京空间机电研究所，未经北京空间机电研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201220524966.1/，转载请声明来源钻瓜专利网。
- 上一篇：数学教学用计算器
- 下一篇：一种直观监看矩阵运行状态的显示设备
