[发明专利]PMOS嵌入的低压触发用于ESD保护的SCR器件

摘要

本发明涉及一种PMOS嵌入的低压触发用于ESD保护的SCR器件。采用的技术方案是：P型衬底上设N阱，在N阱上设有第一N+注入区和第一P+注入区，第一P+注入区临近N阱和P型衬底的交界处，第一N+注入区和第一P+注入区接阳极。在P型衬底上设第三N+注入区和第二P+注入区，第三N+注入区临近N阱和P型衬底的交界处，第三N+注入区和第二P+注入区接阴极。第二N+注入区跨接在N阱和P型衬底之间；第二N+注入区作为NMOS的漏，第三N+注入区作为NMOS的源。PMOS栅接阳极，漏接NMOS的栅，源接阳极，衬底接电路的Vdd。本发明采用新型技术减小了器件的ESD触发电压。

主权项

PMOS嵌入的低压触发用于ESD保护的SCR器件，包括P型衬底（7），P型衬底（7）上设置N阱（6），其特征在于：设有PMOS（30）、第二N+注入区（40）和NMOS（5）；在N阱（6）上设有第一N+注入区（1）和第一P+注入区（2），第一P+注入区（2）临近N阱（6）和P型衬底（7）的交界处，第一N+注入区（1）接阳极，第一P+注入区（2）接阳极；在P型衬底（7）上设有第三N+注入区（3）和第二P+注入区（4），第三N+注入区（3）临近N阱（6）和P型衬底（7）的交界处，第三N+注入区（3）接阴极，第二P+注入区（4）接阴极；第二N+注入区（40）跨接在N阱（6）和P型衬底（7）之间；第二N+注入区（40）作为NMOS（5）的漏，第三N+注入区（3）作为NMOS（5）的源；PMOS（30）栅接阳极，漏接NMOS（5）的栅，源接阳极，衬底接电路的Vdd。