[发明专利]一种祖冲之算法的硬件实现装置及方法

摘要

本发明公开了一种祖冲之算法的硬件实现装置及方法，该装置包括控制逻辑单元，用于协调控制祖冲之算法硬件装置的初始密钥加载、LFSR寄存器初始化以及密钥的产生；LFSR单元，采用素域GF(231‑1)的m序列，每个时钟周期产生一次寄存器移位；比特重组单元，采用相应寄存器值取半合并技术，实现LFSR寄存器值单元到非线性函数F(X0，X1，X2)和密钥输出Z的数据转换；非线性函数F(X0，X1，X2)单元，通过将输入的X0，X1，X2经过分组密码设计，结合S盒以及高扩散性的线性变换L，实现非线性函数变换。本发明能够简单高效地硬件实现祖冲之算法，并且，既能保证以较小的芯片面积和较低的芯片功耗实现祖冲之算法，还能保证祖冲之算法输出密钥的高吞吐率。

主权项

一种祖冲之算法的硬件实现装置，其特征在于，该装置包括控制逻辑单元、线性反馈移位寄存器(LFSR)单元、比特重组单元和非线性函数F(X0,X1,X2)单元，其中：控制逻辑单元，用于协调控制祖冲之算法硬件装置的初始密钥加载、LFSR寄存器初始化以及密钥的产生；LFSR单元，采用素域GF(231‑1)的m序列，每个时钟周期产生一次寄存器移位；比特重组单元，采用相应寄存器值取半合并技术，实现LFSR寄存器值单元到非线性函数F(X0,X1,X2)和密钥输出Z的数据转换；非线性函数F(X0,X1,X2)单元，通过将输入的X0，X1，X2经过分组密码设计，结合S盒以及高扩散性的线性变换L，实现非线性函数变换；其中，所述控制逻辑单元在祖冲之算法的一开始，控制一初始密钥加载单元为LFSR单元中的寄存器加载初始密钥，然后控制LFSR单元中的寄存器初始化一次，直到LFSR单元完成32次的寄存器初始化操作，接下来执行祖冲之算法的工作模式一次，第一次工作模式的密钥输出无效，然后循环执行ZUC工作模式并不断输出有效密钥，如果输出的密钥长度达到设定的密钥长度，则祖冲之算法结束。