[发明专利]一种双大马士革铜互连结构的制造方法无效
| 申请号： | 201210343666.8 | 申请日： | 2012-09-17 |
| 公开（公告）号： | CN102881640A | 公开（公告）日： | 2013-01-16 |
| 发明（设计）人： | 陈玉文;胡友存;李磊 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的一种双大马士革铜互连结构的制造方法，包括在硅片或前层上依次沉积刻蚀阻挡层、第一氧化硅层、第一超低介电常数薄膜、第二氧化硅层和第二超低介电常数薄膜；刻蚀第二超低介电常数薄膜、第二氧化硅层和部分第一超低介电常数薄膜，形成底部尚未开通的通孔；刻蚀第二超低介电常数薄膜形成沟槽，所述沟槽的位置对应于所述通孔且其大小大于或等于所述通孔的大小；同时，同步刻蚀底部尚未开通的通孔下方的第一超低介电常数薄膜、第一氧化硅层和刻蚀停止层，形成通孔；进行填充淀积工艺以形成金属层。本发明使得不同结构刻蚀后的沟槽形状能够比较容易地控制，并且能较大幅度提高其均匀性；较易地得到所需的通孔与沟槽交界处的形状。 | ||
| 搜索关键词： | 一种 大马士革 互连 结构 制造 方法 | ||
【主权项】：
一种双大马士革铜互连结构的制造方法，其特征在于，包括以下步骤：步骤1，在硅片或前层上依次沉积刻蚀阻挡层、第一氧化硅层、第一超低介电常数薄膜、第二氧化硅层和第二超低介电常数薄膜；步骤2，刻蚀第二超低介电常数薄膜、第二氧化硅层和部分第一超低介电常数薄膜，形成底部尚未开通的通孔；步骤3，刻蚀第二超低介电常数薄膜形成沟槽，所述沟槽的位置对应于所述通孔且其大小大于或等于所述通孔的大小；同时，同步刻蚀底部尚未开通的通孔下方的第一超低介电常数薄膜、第一氧化硅层和刻蚀停止层，形成通孔；步骤4，进行填充淀积工艺以形成金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210343666.8/，转载请声明来源钻瓜专利网。
- 上一篇：莫达非尼多晶型
- 下一篇：一种锂电池电池保护板万能检测装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
