[发明专利]一种双大马士革铜互连结构的制造方法无效
申请号: | 201210343666.8 | 申请日: | 2012-09-17 |
公开(公告)号: | CN102881640A | 公开(公告)日: | 2013-01-16 |
发明(设计)人: | 陈玉文;胡友存;李磊 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 大马士革 互连 结构 制造 方法 | ||
技术领域
本发明涉及一种双大马士革铜互连结构的制造方法,尤其涉及一种改善超低介电常数薄膜沟槽刻蚀均匀性的双大马士革铜互连结构的制造方法。
背景技术
对于45nm以及更高技术节点的超大规模集成电路的工艺技术,采用超低介电常数(ultra-low k)薄膜材料,减小金属互连层之间的寄生电容,因而减小互连造成的RC延迟,已经成为业界必然的趋势。相比传统的二氧化硅等的致密材料,为了大幅度地降低材料的介电常数,超低介电常数材料一般会被引入孔洞,做成多孔的、疏松的结构。然而多孔、疏松结构的超低介电常数材料给工艺整合带来很多的挑战。这些材料极易受到等离子体以及灰化等工艺的损伤,刻蚀以及湿法清洗后的形状非常不容易控制,超低介电常数薄膜和铜以及与其它介电材料之间的黏附性,等等问题,同时互连层的可靠性问题和封装极具挑战性。
现有技术中的超低介电常数材料大马士革工艺制作铜互连层,随着关键尺寸的不断减小,控制不同结构刻蚀以及湿法清洗后的形状,并且均匀性良好,满足工艺集成的要求尤其困难。现有技术中,其工艺主要包括以下步骤:在硅片或前层上依次沉积刻蚀阻挡层、超低介电常数薄膜。通过在超低介电常数薄膜上进行两次不同深度和大小的刻蚀形成沟槽和通孔。再在通孔和沟槽内溅形成金属层,最终形成铜的互连结构。
基于现有技术中的工艺整合技术,由于沟槽与通孔的主体涉及同一种超低介电常数薄膜材料,对于不同的结构,例如密集区(dense area)以及相对独立的区域(ISO area),在刻蚀沟槽时,最终沟槽与通孔交界的地方的形状以及沟槽/通孔深度会有明显的差异。
因此,本领域的技术人员致力于开发一种改善超低介电常数薄膜沟槽刻蚀均匀性的双大马士革铜互连结构的制造方法。
发明内容
鉴于上述的现有技术中的问题,本发明所要解决的技术问题是现有的技术的沟槽形状不易控制。
本发明提供的一种双大马士革铜互连结构的制造方法,包括以下步骤:
步骤1,在硅片或前层上依次沉积刻蚀阻挡层、第一氧化硅层、第一超低介电常数薄膜、第二氧化硅层和第二超低介电常数薄膜;
步骤2,刻蚀第二超低介电常数薄膜、第二氧化硅层和部分第一超低介电常数薄膜,形成底部尚未开通的通孔;
步骤3,刻蚀第二超低介电常数薄膜形成沟槽,所述沟槽的位置对应于所述通孔且其大小大于或等于所述通孔的大小;同时,同步刻蚀底部尚未开通的通孔下方的第一超低介电常数薄膜、第一氧化硅层和刻蚀停止层,形成通孔;
步骤4,进行填充淀积工艺以形成金属层。
在本发明的一个较佳实施方式中,所述沉积第一超低介电常数薄膜和第二超低介电常数薄膜在同一腔体中完成。
在本发明的另一较佳实施方式中,所述第二氧化硅层厚度为100-700 ?。
在本发明的另一较佳实施方式中,所述步骤1中还包括在所述第二超低介电常数薄膜上沉积超低介电常数薄膜保护膜和金属硬模。
在本发明的另一较佳实施方式中,所述金属硬模的材料为Ta、Ti、W、TaN、TiN或WN。
在本发明的另一较佳实施方式中,所述步骤2中包括:
步骤2.1,在金属硬模上沉积第一底部抗反射涂层,在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口,刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模,刻蚀停留在超低介电常数薄膜保护膜上;去除光刻胶和第一底部抗反射涂层,在金属硬模中形成第二刻蚀窗口,所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口;
步骤2.2,沉积第二底部抗反射涂层,在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口,所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口,所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于或等于第二刻蚀窗口;刻蚀第二底部抗反射涂层、超低介电常数薄膜保护膜、第二超低介电常数薄膜、第二氧化硅层和部分第一超低介电常数薄膜,形成底部尚未开通的通孔。
在本发明的另一较佳实施方式中,所述步骤3中包括去除光刻胶和第二底部抗反射涂层,暴露出第二刻蚀窗口;刻蚀第二刻蚀窗口内的超低介电常数薄膜保护膜和第二超低介电常数薄膜形成沟槽。
在本发明的另一较佳实施方式中,所述步骤4包括在所述通孔和沟槽内溅射沉积金属势垒层和铜的籽晶层,采用电镀工艺进行铜填充淀积,形成金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210343666.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:莫达非尼多晶型
- 下一篇:一种锂电池电池保护板万能检测装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造