[发明专利]基于FPGA的步进频率像拼接的实现方法

摘要

本发明公开了一种基于FPGA的步进频率像拼接实现方法，主要解决现有技术硬件结构复杂，功耗高，程序可移植性低的问题，其实现过程是：1)对采样数据按脉冲顺序重排，再对数据进行IFFT处理并求模；2)产生操作使能信号，模块控制信号，数据有效信号和延迟后的模块控制信号；3)删除求模结果中的无效区数据，利用数据有效信号和延迟后的模块控制信号对修改后的求模结果按距离顺序重排；4)产生局部控制信号并利用局部控制信号和操作使能信号提取出重排数据，放入FPGA存储器，与存储器已有点迹数据比较，得到最终点迹拼接结果。本发明可用于在FPGA中步进频率模式下的像拼接，使信号处理机达到小型化，低功耗和模块化的设计要求。

主权项

一种基于FPGA的步进频率像拼接的实现方法，包括如下步骤：(1)对存储在FPGA存储器中的采样值数据在相同距离门内按照脉冲顺序进行数据重排；(2)在FPGA中调用FPGA生产商提供的的傅里叶变换硬核，通过对硬核实例化，对重排后的数据进行逆傅里叶变换IFFT处理，得到IFFT数据；(3)在FPGA中调用FPGA生产商提供的乘法器硬核和开平方硬核，对IFFT数据求模；(4)在FPGA中利用输入时钟信号、复位信号、信号脉冲宽度、重频、步进频率间隔、步进频率跳频点数和采样频率产生全局控制信号，该全局控制信号包括操作使能信号、模块控制信号以及有效数据信号，其中模块控制信号包括计数信号和标志信号；(5)利用模块控制信号和操作使能信号在IFFT求模结果中，删除无效区数据；(6)对模块控制信号延迟一个时钟，得到延迟后的计数信号和延迟后的标志信号；(7)利用有效数据信号以及延迟后的计数信号和延迟后的标志信号，对删除无效区数据后的IFFT求模结果按距离顺序重排，得到重排后的输出数据和输出使能；(8)利用步骤(7)中的输出使能，在FPGA中产生局部控制信号，其中局部控制信号包括局部标志信号和局部计数信号；(9)利用操作使能信号以及局部控制信号对步骤(7)中得到的重排后的数据结果，将第m个IFFT的结果的有效数据按照距离顺序取出，放入FPGA存储器中，并与存储器中已经存在的点迹提取数列进行同距离比较，如果所取数据比存储器中所存原有点迹数据大，则用所取数据替换掉存储器中对应原有数据，得到最终的点迹拼接结果，即基于FPGA的步进频率像拼接结果，其中m表示第m个采样点。