[发明专利]低功耗数字域累加CMOS-TDI图像传感器有效
申请号: | 201210054725.X | 申请日: | 2012-03-05 |
公开(公告)号: | CN102595066A | 公开(公告)日: | 2012-07-18 |
发明(设计)人: | 姚素英;聂凯明;徐江涛;高静;史再峰;高岑 | 申请(专利权)人: | 天津大学 |
主分类号: | H04N5/3745 | 分类号: | H04N5/3745;H04N5/378 |
代理公司: | 天津市北洋有限责任专利代理事务所 12201 | 代理人: | 刘国威 |
地址: | 300072*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及数模混合集成电路设计领域。为提供一种不降低CMOS-TDI图像传感器行频的基础上可以降低ADC的转换速率,进而降低传感器的功耗,为达到上述目的,本发明采取的技术方案是,低功耗数字域累加CMOS-TDI图像传感器,包括:n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器,此外还包括:在列并行数字域累加器中再增加n+k+1个粗量化存储单元,用于存储粗量化结果;n次细量化结果的存储单元;将n次细量化的结果进行累加后输出即完成n级TDI信号累加。本发明主要应用于数模混合集成电路设计。 | ||
搜索关键词: | 功耗 数字 累加 cmos tdi 图像传感器 | ||
【主权项】:
一种低功耗数字域累加CMOS‑TDI图像传感器,包括:n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器,其特征是,还包括:在列并行数字域累加器中再增加n+k+1个粗量化存储单元,用于存储粗量化结果;n次细量化结果的存储单元;将n次细量化的结果进行累加后输出即完成n级TDI信号累加。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津大学,未经天津大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210054725.X/,转载请声明来源钻瓜专利网。
- 上一篇:一种电磁振动装置及其制作方法
- 下一篇:一种生成网管配置模型文件的方法及装置