[发明专利]低功耗数字域累加CMOS-TDI图像传感器

权利要求书

1.一种低功耗数字域累加CMOS-TDI图像传感器，包括：n+k行×m列的像素阵列、列并行信号预处理电路、列并行逐次逼近型模数转换器、列并行数字域累加器、列并行除法器、时序控制电路和输出移位寄存器，其特征是，还包括：在列并行数字域累加器中再增加n+k+1个粗量化存储单元，用于存储粗量化结果；n次细量化结果的存储单元；将n次细量化的结果进行累加后输出即完成n级TDI信号累加。

2.如权利要求1所述的传感器，其特征是，所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步具体为：由数字加法器、多路选通器、存储器A阵列、另一存储器B阵列、单向总线1、双向总线2、双向总线3、双向总线4和单向总线5组成，其中存储器A用于存储细量化结果，另一存储器B用于存储粗量化结果；逐次逼近型模数转换器的输出端通过单向总线1连接到数字加法器的输入端，数字加法器的输出端和另一输入端通过双向总线2连接到多路选通器，多路选通器的通路B与另一存储器B阵列通过双向总线3连接，多路选通器的通路A与存储器A阵列通过双向总线4连接，存储器B阵列再通过单向总线5与逐次逼近型模数转换器中的数模转换器相连接。

3.如权利要求2所述的传感器，其特征是，所述粗量化存储单元、n次细量化结果的存储单元及累加装置进一步连接、时序控制关系为：图像传感器共有原始n行像素和新增加的k行像素，开始工作后添加的k行像素预先对出现的物体A进行了k次曝光，第P1行像素的输出结果经过列并行逐次逼近型模数转换器粗量化后存入数字累加器中存储器B中，假设存入第n个存储器，即存储器Bn；然后第P2行像素对相同物体A的曝光结果经过逐次逼近型模数转换器粗量化后的数字信号通过总线1送入数字加法器的输入端，存储器Bn中的数据经过总线3和多路选通器再经过总线2送入数字加法器的另一输入端，最后数字加法器的输出结果通过总线2、多路选通器、总线3再送回到存储器Bn中，以此类推直到前k行像素输出的信号均累加后存储在存储器Bn中；在逐次逼近型模数转换器细量化阶段，当第1行像素完成物体A的曝光后，其输出的信号送入逐次逼近型模数转换器的比较器的正输入端，同时将存储器Bn中的数据除以k取平均后经过总线5送入到逐次逼近型模数转换器中的数模转换器中，使逐次逼近型模数转换器在粗量化结果的基础上继续对输入模拟信号进行逐次逼近以完成细量化的过程，最终逐次逼近型模数转换器的输出结果即是对当前曝光信号的完整量化，量化的结果存储在存储器An中，以此类推，当存储器An中的信号完成n次累加后进行输出；累加器的输出结果送入到除法器中以还原信号位宽，最后通过移位寄存器将所有列的信号串行输出。