[发明专利]通过三氧化锰表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法

摘要

本发明涉及一种通过MoO3表面掺杂制备p-CdS纳米线及p-CdS/n-Si纳米p-n结的方法，其特征首先是在本征CdS纳米线上包裹一层厚度为5～150nm的MoO3层，随后在100～300℃的温度中退火处理10～30分钟得到p-CdS纳米线；以及对n+型硅衬底上的二氧化硅层表面进行光刻、刻蚀，得到只有部分区域被二氧化硅层覆盖着的n+型硅衬底，然后把本征CdS纳米线分散在n+型硅衬底上，使得有本征纳米线一端搭在二氧化硅上，另一端搭n+型硅衬底上，接着在二氧化硅层上制备金属电极，随后在n+型硅衬底上覆盖MoO3层，退火处理得到p-CdS/n-Si纳米p-n结。本发明工艺简单、适合大规模生产，可以获得电导率高、性能稳定的p-CdS纳米线及高性能的p-CdS/n-Si纳米p-n结。

主权项

一种通过MoO3表面掺杂制备p‑CdS纳米线的方法，其特征是：首先合成本征CdS纳米线，然后在所述本征CdS纳米线上包裹一层厚度为5～150nm的MoO3层，随后在100～300℃的温度中退火处理10～30分钟得到p‑CdS纳米线。