[其他]半导体器件

摘要

提供一种半导体器件，所述半导体器件包括衬底（201）、栅堆叠（210）、源区（241）、漏区（242）、接触塞（230）和层间介质（260）。所述栅堆叠（210）形成在衬底（201）上，所述源区（241）和漏区（242）位于栅堆叠（210）两侧并嵌于衬底（201）中，所述接触塞（230）嵌于所述层间介质（260）中。所述接触塞（230）包括第一部（280），所述第一部（280）连接所述源区（241）和漏区（242），所述第一部（280）的上表面与所述栅堆叠（210）的上表面齐平，且所述第一部（280）的侧壁与底壁的夹角小于90°。所述第一部（280）与所述源区（241）和/或漏区（242）的接触面积增大，有利于减小接触电阻。所述第一部（280）的顶部与所述栅堆叠（210）之间的距离增大，有利于降低所述第一部（280）的顶部与所述栅堆叠（210）之间短路的可能性。

主权项

一种半导体器件，包括栅堆叠、源区、漏区、接触塞和层间介质，所述栅堆叠形成于衬底上，所述源区和所述漏区位于所述栅堆叠两侧且嵌于所述衬底中，所述接触塞嵌于所述层间介质中，其特征在于，所述接触塞包括第一部，所述接触塞以所述第一部接于所述源区和/或所述漏区上，所述第一部的上表面与所述栅堆叠的上表面齐平，且所述第一部的侧壁与其底壁的夹角范围为50°～60°，所述第一部包括：阻挡层，所述阻挡层接于所述源区和/或所述漏区以及所述层间介质，所述阻挡层材料为Ta、TaN、Ti、TiN或Ru中的一种；金属层，所述金属层夹于所述阻挡层之中，所述金属层材料为W、Al、Cu、TiAl中的一种。