[实用新型]一种高速低功耗的真单相时钟2/3双模预分频器有效
| 申请号： | 201120539252.3 | 申请日： | 2011-12-21 |
| 公开（公告）号： | CN202444477U | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 吴建辉;吉新村;李红;张萌;朱贾峰;王子轩;黄福清 | 申请（专利权）人： | 东南大学 |
| 主分类号： | H03K23/44 | 分类号： | H03K23/44 |
| 代理公司： | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人： | 柏尚春 |
| 地址： | 214135 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种高速低功耗的真单相时钟2/3双模预分频器，包括六级动态反相器，第一级、第二级、第三极动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2。本实用新型提供的高速低功耗的真单相时钟2/3双模预分频器，去除了传统真单相时钟2/3双模预分频器结构中的与门和或门，直接将第一个D触发器的输出送入第二个D触发器中的第五级动态反相器，控制第五级动态反相器对节点P2的预充电，达到将2/3双模预分频器输出高电平多延迟一个时钟周期，从而实现三分频操作，提高了2/3双模预分频器三分频时的工作速度。 | ||
| 搜索关键词： | 一种 高速 功耗 单相 时钟 双模 分频器 | ||
【主权项】：
一种高速低功耗的真单相时钟2/3双模预分频器，其特征在于：该分频器包括六级动态反相器，第一级、第二级、第三级动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2；所述第一级动态反相器包括第一PMOS晶体管M1、第二PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4和第五PMOS晶体管M5，模式控制信号MC连接第二PMOS晶体管M2和第三PMOS晶体管M3的栅极，分频器的输出端Q2B连接第一PMOS晶体管M1和第四PMOS晶体管M4的栅极，时钟控制信号CK连接第五PMOS晶体管M5的栅极，第一PMOS晶体管M1和第二PMOS晶体管M2的源极接地，第一PMOS晶体管M1、第二PMOS晶体管M2和第三PMOS晶体管M3的漏极分别接第一级动态反相器的输出端S1，第三PMOS晶体管M3的源极接第四PMOS晶体管M4的漏极，第四PMOS晶体管M4的源极接第五PMOS晶体管M5的漏极，第五PMOS晶体管M5的源极接电源VDD；所述第二级动态反相器包括第六PMOS晶体管M6、第七PMOS晶体管M7和第八PMOS晶体管M8，时钟控制信号CK连接第六PMOS晶体管M6和第八PMOS晶体管M8的栅极，第一级动态反相器的输出端S1连接第七PMOS晶体管M7的栅极，第六PMOS晶体管M6的源极接地，第六PMOS晶体管M6的漏极接第七PMOS晶体管M7的源级，第七PMOS晶体管M7和第八PMOS晶体管M8的漏极分别接第二级动态反相器的输出端P1，第八PMOS晶体管M8的源极接电源VDD；所述第三级动态反相器包括第九PMOS晶体管M9、第十PMOS晶体管M10和第十一PMOS晶体管M11，时钟控制信号CK连接第九PMOS晶体管M9的栅极，第二级动态反相器的输出端P1连接第十PMOS晶体管M10和第十一PMOS晶体管M11的栅极，第九PMOS晶体管M9的源极接地，第九PMOS晶体管M9的漏极接第十PMOS晶体管M10的源级，第十PMOS晶体管M10和第十一PMOS晶体管M11的漏极分别接第三级动态反相器的输出端Q1B，第十一PMOS晶体管M11的源极接电源VDD；所述第四级动态反相器包括第十二PMOS晶体管M12、第十三PMOS晶体管M13和第十四PMOS晶体管M14，分频器的输出端Q2B分别连接第十二PMOS晶体管M12和第十三PMOS晶体管M13的栅极，时钟控制信号CK连接第十四PMOS晶体管M14的栅极，第十二PMOS晶体管M12的源极接地，第十二PMOS晶体管M12和第十三PMOS晶体管M13的漏极分别接第四级动态 反相器的输出端S2，第十三PMOS晶体管M13的源极接第十四PMOS晶体管M14的漏极，第十四PMOS晶体管M14的源极接电源VDD；所述第五级动态反相器包括第十五PMOS晶体管M15、第十六PMOS晶体管M16、第十七PMOS晶体管M17和第十八PMOS晶体管M18，时钟控制信号CK连接第十五PMOS晶体管M15和第十八PMOS晶体管M18的栅极，第三级动态反相器的输出端Q1B连接第十七PMOS晶体管M17的栅极，第四级动态反相器的输出端S2连接第十六PMOS晶体管M16的栅极，第十五PMOS晶体管M15的源极接地，第十五PMOS晶体管M15的漏极接第十六PMOS晶体管M16的源极，第十六PMOS晶体管M16和第十七PMOS晶体管M17的漏极分别接第五级动态反相器的输出端P2，第十七PMOS晶体管M17的源极接第十八PMOS晶体管M18的漏极，第十八PMOS晶体管M18的源极接电源VDD；所述第六级动态反相器包括第十九PMOS晶体管M19、第二十PMOS晶体管M20和第二一PMOS晶体管M21，时钟控制信号CK连接第十九PMOS晶体管M19的栅极，第五级动态反相器的输出端P2连接第二十PMOS晶体管M20和第二一PMOS晶体管M21的栅极，第十九PMOS晶体管M19的源极接地，第十九PMOS晶体管M19的漏极接第二十PMOS晶体管M20的源极，第二十PMOS晶体管M20和第二一PMOS晶体管M21的漏极分别接分频器的输出端Q2B，第二一PMOS晶体管M21的源极接电源VDD。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120539252.3/，转载请声明来源钻瓜专利网。
- 上一篇：新型金属仿生鱼饵
- 下一篇：城市交通自动化信息采集监控系统
- 同类专利
- 一种工作于42~60GHz的CMOS全集成正交注入锁定分频器-201910061154.4
- 石春琦;张子桐;张润曦;曾嵘 - 华东师范大学
- 2019-01-23 - 2019-06-18 - H03K23/44
- 本发明公开了一种工作于42~60 GHz的CMOS全集成正交注入锁定分频器，使用差分互补注入技术提高电路的注入效率，变容管阵列中采用了三对变容管代替传统的开关电容以提升谐振腔的Q值，并降低注入锁定分频器相位噪声。本发明在输入信号单端幅度为300mV时，可实现42~60GHz的分频范围，全频带相位噪声处于很低水平，能够满足高速宽带无线通信系统的需求。
- 分频器-201410773807.9
- 李闻界;马昕;郭健民;陈奇辉;邓晶晶 - 马维尔国际有限公司
- 2014-12-12 - 2019-01-29 - H03K23/44
- 本公开的实施例提供了一种分频器。该2N分频器包括除2路径，其接收输入时钟信号并包括级联的N个除2分频器模块，其中N为正整数且最小为1；以及至少一个反馈路径，每一个反馈路径包括级联的N个锁存模块，每一个锁存模块包括第一接收端和第二接收端，分别用于接收经过除2路径中相对应的除2分频器模块之前和之后的信号；每一个锁存模块还包括第三接收端，用于接收控制信号，该控制信号使得反馈路径输出输入时钟信号的21、22……2N分频信号中的至少一个。根据本公开的分频器比起传统的分频器可以在更高的频率工作，可以提供多个相位对准的时钟输出，并且在实现了扩大的分频比范围的同时将抖动维持在较低水平。
- 一种六进制减法计数电路及芯片-201720837094.7
- 蔡荣怀;曹进伟;吴小平;乔世成;陈孟邦;黄国华 - 宗仁科技（平潭）有限公司
- 2017-07-11 - 2018-01-30 - H03K23/44
- 本实用新型适用于集成电路技术领域，提供了一种六进制减法计数电路及芯片。本实用新型中，六进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值5至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该六进制减法计数电路通过反相模块和分频计数模块实现，成本低。
- 同步分频电路-201210424936.8
- 王永流;张伸 - 上海华虹集成电路有限责任公司
- 2012-10-30 - 2017-07-04 - H03K23/44
- 本发明公开了一种同步分频电路，包括一n位分频移位寄存器，第n‑1位寄存器输入端与一选择电路输出端连接，该选择电路的“0”输入端输入常数；第n‑2位寄存器至第1位寄存器中，各相邻的两位寄存器之间均设有一选择器，各选择器的输出端均与前一位寄存器数据输入端连接，各选择器的“0”输入端均与后一位寄存器输出端连接；所有选择器和选择电路的“1”输入端均与第0位寄存器输出端连接，选择控制端分别与分频倍数寄存器连接；每位寄存器的置位端分别与置位配置寄存器连接，复位端分别与复位配置寄存器连接，时钟输入端输入源时钟；第0位寄存器输出分频后时钟。本发明能进行大于等于2的任意整数倍分频，并能在一定范围内调整其时钟波形。
- 一种可编程差分相位调制器-201420150562.X
- 马胜前;余权;马冬梅;马智峰;胡玫;张维昭;郭倩 - 西北师范大学
- 2014-03-31 - 2014-08-06 - H03K23/44
- 本实用新型提供了一种可编程差分相位调制器，包括主控电路和电源电路，主控电路分别与时钟电路、显示电路、差分相位调制电路和键盘电路相连接；电源电路分别与时钟电路、主控电路、显示电路、差分相位调制电路和键盘电路相连接。该相位调制器充分利用McBSP的数据时钟和帧同步信号可编程性的优点，对采样率发生器的相关寄存器进行合理设置，并结合MAX295对信号波形变换和差分相位调制电路对信号差分相移以达到可编程差分相位调制的功能，载波频率在1KHz-50KHz可编程改变。有效的解决了一般差分相位调制载波频率不可变等问题，适用于效率高、可编程性和抗干扰性好等差分相位调制场合。
- 高速低功耗真单相时钟2D型2/3双模分频器-201210199324.3
- 尹喜珍;石坚;甘业兵;钱敏;马成炎 - 江苏物联网研究发展中心
- 2012-06-15 - 2012-10-17 - H03K23/44
- 本发明公开一种高速低功耗真单相时钟2D型2/3双模分频器，包括两个D触发器，D触发器采用同步触发，CK端接输入时钟，D端接逻辑控制单元的输出；模式切换控制单元输入接分频比控制端MODin和P；自适应功耗控制单元输入接触发器单元输出和模式切换控制单元的输出。本发明的控制电路内嵌集成于D触发器且D触发器采用有比逻辑降低电容负载来提高工作速度，同步工作模式降低分频器引入的时钟抖动，在同等高速下真单相时钟较电流模逻辑结构的电流由毫安级降为微安级，且将传统的由4个D触发器结构优化为2个D触发器，管子节省一半，相应的面积和功耗都减小了，自适应功耗控制模式根据分频比配置使双模预分频器功耗进一步节省50%。
- 一种高速低功耗的真单相时钟2/3双模预分频器-201120539252.3
- 吴建辉;吉新村;李红;张萌;朱贾峰;王子轩;黄福清 - 东南大学
- 2011-12-21 - 2012-09-19 - H03K23/44
- 本实用新型公开了一种高速低功耗的真单相时钟2/3双模预分频器，包括六级动态反相器，第一级、第二级、第三极动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2。本实用新型提供的高速低功耗的真单相时钟2/3双模预分频器，去除了传统真单相时钟2/3双模预分频器结构中的与门和或门，直接将第一个D触发器的输出送入第二个D触发器中的第五级动态反相器，控制第五级动态反相器对节点P2的预充电，达到将2/3双模预分频器输出高电平多延迟一个时钟周期，从而实现三分频操作，提高了2/3双模预分频器三分频时的工作速度。
- 专利分类
