[发明专利]一种利用总线开关控制多处理器实现高速并行加载的方法无效
| 申请号： | 201110436485.5 | 申请日： | 2011-12-23 |
| 公开（公告）号： | CN102591819A | 公开（公告）日： | 2012-07-18 |
| 发明（设计）人： | 刘升;何健 | 申请（专利权）人： | 西安奇维科技股份有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 西安吉盛专利代理有限责任公司 61108 | 代理人： | 潘宪曾 |
| 地址： | 710077 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种利用总线开关控制多处理器实现高速并行加载的方法，包括：利用对总线开关输出使能端OE的控制来隔离所有互联的处理器数据总线；选用上电复位及程序加载期间其IO管脚输出为高电平的处理器，把该处理器的某个IO管脚接到该总线开关的使能端OE上，该IO管脚定义为OE_EN；若所用的处理器上电复位及程序加载期间其IO管脚输出为低电平，则应采用反相器取反后再接到OE上；编写处理器程序代码，在每个处理器程序加载开始后延时等待时间Tw，使IO管脚OE_EN输出低电平，并一直保持。本发明使程序加载速度快，实现了多个程序的并行加载，特别适合于实时性要求高、上电后需要迅速做出响应的场合，且简单、易于排故、很高的可靠性。 | ||
| 搜索关键词： | 一种 利用 总线 开关 控制 处理器 实现 高速 并行 加载 方法 | ||
【主权项】：
一种利用总线开关控制多处理器实现高速并行加载的方法，其特征在于，该方法包括：1】利用对总线开关输出使能端OE的控制来隔离所有互联的处理器数据总线；2】选用上电复位及程序加载期间其IO管脚输出为高电平的处理器，把该处理器的某个IO管脚接到该总线开关的使能端OE上，该IO管脚定义为OE_EN；若所用的处理器上电复位及程序加载期间其IO管脚输出为低电平，则应采用反相器取反后再接到OE上；3】编写处理器程序代码，在每个处理器程序加载结束后延时等待时间Tw，使IO管脚OE_EN输出低电平，并一直保持； 或把每个总线开关的控制端采用与门控制，其输入为两个相连的处理器IO管脚输出进行控制；把与门控制采用可编程器件CPLD来实现。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维科技股份有限公司，未经西安奇维科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110436485.5/，转载请声明来源钻瓜专利网。
