[发明专利]一种IRA-LDPC码的构造方法及其编码器

摘要

本发明属于无线通信信道编码技术领域，具体涉及一种高性能IRA-LDPC码的代数构造方法和相应的低复杂度快速编码器。代数构造方法包括步骤：构造剩余类数对阵列的方法和表达式；设计剩余类数对的第一个参数的方法和表达式；设计剩余类数对的第二个参数的方法和表达式；计算奇偶校验矩阵中每个“1”元素所在位置的行坐标的方法和表达式。编码器包括：编码器总体结构模块和电路；编码使能信号生成模块和电路；可并行执行的校验位选择信号发生器子模块和电路；可并行执行的校验位计算与存储子模块和电路；编码数据输出模块和电路。

主权项

1.一种IRA-LDPC码的构造方法，若所构造的IRA-LDPC码信息位长度为A、校验位长度为B，所构造的H^d矩阵的尺寸为B×A，所述H^d矩阵设定的约束条件为：(一)信息位长度A和校验位长度B存在大于1的公因数L；(二)H^d矩阵被分解为k个子矩阵每个子矩阵的尺寸是B×L，其中k＝A/L；(三)H^d矩阵的行重量只有一种，用u表示；(四)H^d矩阵的列重量最多有k种，最少是两种，分别用v₀，v₁，...，v_k-1表示；(五)每个子矩阵的第一列循环下移m位，得到第二列，作依次循环下移m位操作，得到整个H^d矩阵，其中m＝B/L，要求m+1是素数，这个操作等效于计算每个子矩阵的第ρ列第ψ个“1”元素的行坐标(六)H^d矩阵采用其紧凑形式的剩余类数对阵列表示，剩余类数对阵列的存储形式为阵列，其特征在于和结构形式如(I)和(I’)式：R~=(r1,0,q1,0)(r2,0,q2,0)(r3,0,q3,0)(r4,0,q4,0)(r5,0,q5,0)(r6,0,q6,0)···(rm-vmax+1,u-1,qm-vmax+1,u-1)···(rm-3,u-1,qm-3,u-1)(rm-2,u-1,qm-2,u-1)(rm-1,u-1,qm-1,u-1)(rm,u-1,qm,u-1)]]>=(g01,q1,0)(g02,q2,0)(g03,q3,0)(g04,q4,0)(g05,q5,0)(g06,q6,0)···(gu-1m-vmax+1,qm-vmax+1,u-1)···(gu-1m-3,qm-3,u-1)(gu-1m-2,qm-2,u-1)(gu-1m-1,qm-1,u-1)(gu-1m,qm,u-1)---(I,)]]>表达式(I)中每一列剩余类数对的数量是不等的，由各个子矩阵的列重量v₀，v₁，...，v_k-1确定；表达式(I)中每一行剩余类数对的数量是相等的，均为行重量u；阵列的尺寸为m×k，阵列中剩余类数对的总数为由于k＞u，所以阵列是稀疏的，阵列中每一个位置的元素为一个整数对(r_θ，δq_θδ)，其中(r_θ，δq_θ，δ)∈{Φ}∪{(r_ψ，γq_ψ，γ)|ψ＝0，1，...，v_δ-1，γ＝0，1，...，u-1}表示阵列中的一个元素，(r_ψ，γq_ψ，γ)是剩余类数对，Φ是空集；表达式(I’)中的是阵列的存储结构；构造剩余类数对阵列需要设计剩余类数对中的第一个参数r_θ，γ＝r_ψ，γ，设计r_θ，γ＝r_ψ，γ的方法是：对于m＝B/L且满足m+1是素数，基于有限域GF(m+1)上的有限循环乘群至少有u个生成元g₀，g₁，...，g_u-1，利用u生成元的1，2，...，m次幂，生成m×u个r_θ，γ＝r_ψ，γ元素，计算表达式如(II)式：r_θ，γ＝r_ψ，γ＝[(g_γ)^θ+1-1](mod(m+1))    (II)构造剩余类数对阵列需要设计剩余类数对中的第二个参数q_θ，γ＝q_ψ，γ，可以利用式(II)r_θ，γ＝r_ψ，γ来设计q_θ，γ＝q_ψ，γ，q_θ，γ＝q_ψ，γ的计算方法如(III)式：[qθ,γ]m×u=[u+(rθ,γ+3)(rθ,γ+2)/2](modL)γ=0,θ=0,1,...,m-1[qθ,γ-1+γ+rθ,γ+3](modL)γ=1,2,...,u-1,θ=0,1,...,m-1---(III)]]>根据剩余类数对阵列能够计算H^d矩阵中每一个“1”元素所在位置的行坐标，设H^d矩阵的第δ(δ＝0，1，...，k-1)个子矩阵的第ρ(ρ＝0，1，...，L-1)列第ψ(ψ＝0，1，...，v_δ-1)个“1”元素的行坐标的计算表达式为(IV)式：eψ,δρ=(rψ,δ+m×qψ,δ+m×ρ)(modB)---(IV)]]>最后，利用上述构成的H^d矩阵，即可得到系统形式H矩阵H＝[H^d H^p]，其中H^p矩阵具有确定的双对角线结构。