[发明专利]软硬件协同仿真/验证方法及装置无效
| 申请号： | 201110404811.4 | 申请日： | 2011-12-08 |
| 公开（公告）号： | CN102521444A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 赵守磊 | 申请（专利权）人： | 青岛海信信芯科技有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京中伟智信专利商标代理事务所 11325 | 代理人： | 张岱 |
| 地址： | 266100 山*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种软硬件协同仿真/验证方法，该方法为使用软件运行终端模拟SoC设计中的CPU进行软件开发/运行，在仿真/验证硬件的同时进行软件开发。该方法包括下述步骤：将SoC设计映射入FPGA；SoC设计通过总线主设备和FPGA通信设备连接至软件运行终端；软件运行终端开发SoC设计所需软件并运行，向SoC设计发送激励信号；SoC设计响应激励信号，响应信号反馈回软件运行终端。本发明公开一种软硬件协同仿真/验证装置，该装置包括映射入无CPU的SoC设计的FPGA和具有软件开发功能和/或运行功能的软件运行终端；总线主设备将软件的读写操作转换成为总线的读写操作。 | ||
| 搜索关键词： | 软硬件 协同 仿真 验证 方法 装置 | ||
【主权项】：
一种软硬件协同仿真/验证方法，其特征在于：所述方法为使用软件运行终端模拟SoC设计中的CPU进行软件开发/运行，在仿真/验证硬件的同时进行软件开发；所述方法包括下述步骤：将SoC设计映射入FPGA；所述SoC设计通过总线主设备和FPGA通信设备连接至软件运行终端；所述软件运行终端开发SoC设计所需软件并运行，向SoC设计发送激励信号；所述SoC设计响应激励信号，响应信号反馈回所述软件运行终端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于青岛海信信芯科技有限公司，未经青岛海信信芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110404811.4/，转载请声明来源钻瓜专利网。
