[发明专利]软硬件协同仿真/验证方法及装置

权利要求书

1.一种软硬件协同仿真/验证方法，其特征在于：所述方法为使用软件运行终端模拟SoC设计中的CPU进行软件开发/运行，在仿真/验证硬件的同时进行软件开发；所述方法包括下述步骤：

将SoC设计映射入FPGA；

所述SoC设计通过总线主设备和FPGA通信设备连接至软件运行终端；

所述软件运行终端开发SoC设计所需软件并运行，向SoC设计发送激励信号；

所述SoC设计响应激励信号，响应信号反馈回所述软件运行终端。

2.根据权利要求1所述的软硬件协同仿真/验证方法，其特征在于：所述软件运行终端通过通信设备连接至所述FPGA，所述软件运行终端进行软件开发/运行实现对FPGA上SoC设计中CPU的模拟。

3.一种软硬件协同仿真/验证装置，其特征在于：所述装置包括FPGA和具有软件开发功能和/或运行功能的软件运行终端，所述FPGA内映射入无CPU的SoC设计；所述SoC设计依次连接总线主设备和FPGA通信设备，所述通信设备连接软件运行终端；总线主设备将软件的读写操作转换成为总线的读写操作。

4.根据权利要求3所述的软硬件协同仿真/验证装置，其特征在于，所述软件运行终端包括软件模块和软件运行终端通信设备，所述软件运行终端通信设备连接至软件模块的API；所述软件运行终端通信设备连接FPGA通信设备。

5.根据权利要求4所述的软硬件协同仿真/验证装置，其特征在于，所述API包括：ReadApi()、WriteApi()、WaitIntr()、OpenChannel()和CloseChannel()；

ReadApi()，对SoC外设的读操作；

WriteApi()，对SoC外设的写操作；

WaitIntr()，等待SoC终端操作，检查SoC的硬件中断；

OpenChannel()，使能所述软硬件协同仿真/验证装置，打开通信设备，进行通信；

CloseChannel()，关闭所述软硬件协同仿真/验证装置，关闭通信设备。

6.根据权利要求4所述的软硬件协同仿真/验证装置，其特征在于，所述软件模块的软件开发环境为C、C++或GNU gcc中的至少一种。

7.根据权利要求3所述的软硬件协同仿真/验证装置，其特征在于，所述总线主设备包括调度模块、配置模块、读模块、写模块、存储模块、同步模块、以及总线读写模块；

调度模块，调度配置模块、读模块和写模块对FPGA通信设备操作，完成配置过程和读写操作；

配置模块，完成对FPGA通信设备的配置，打开FPGA通信设备，为FPGA通信设备与软件运行终端通信设备之间的信息传输做准备；

读模块，从FPGA通信设备中读取来自软件运行终端的数据，并将所得数据存储在存储模块中；

写模块，将存储模块中存储的来自SoC外设中的数据写入FPGA通信设备中，发送至软件运行终端；

存储模块，存储读写过程中的数据，具有令通信时钟域与SoC总线时钟域之间数据信号同步的作用；

同步模块，与存储模块共同令通信时钟域与SoC总线时钟域之间数据信号同步；

总线读写模块，将存储模块中的数据写到SoC总线上，或者将SoC的数据写到存储模块中。

8.根据权利要求3所述的软硬件协同仿真/验证装置，其特征在于，所述软件运行终端与SoC外设之间通信采用两步握手机制，执行写操作、读操作和等待中断操作；

写操作的步骤包括：写入通信协议地址和数据，等待FPGA返回状态后继续执行指令；

读操作的步骤包括：写入通信协议地址，等待通信协议接受到数据后返回，继续执行指令；

等待中断操作的步骤包括：等待直至通信协议接受到数据，检查数据类型，数据类型是中断则返回，继续执行；数据类型非中断则报告错误。

9.根据权利要求8所述的软硬件协同仿真/验证装置，其特征在于：所述通信协议包括9个Byte，其中，Byte1描述通信类型，Byte2-Byte5描述32位地址，Byte6-Byte9描述32数据。

10.根据权利要求9所述的软硬件协同仿真/验证装置，其特征在于：所述通信类型包括读、写和中断。