[发明专利]软硬件协同仿真/验证方法及装置

说明书

技术领域

本发明涉及一种软硬件协同仿真/验证方法及装置。

背景技术

随着集成电路工艺进入超深亚微米，单芯片的集成度大大增加，IC设计已经进入了SoC设计阶段。一个SoC系统一般包括CPU，片上总线，存储器，和各种外设。SoC的设计不仅包括硬件电路的设计，同时还包括运行于片上CPU所运行软件的设计。

FPGA验证是将通过前端仿真后的待测试SoC设计，通过某种方法映射到以FPGA器件为基础构造的可重配置硬件平台中，建立SoC设计原型，全面模仿芯片行为，从而在其上运行测试程序，实现对SoC设计进行验证的方法。SoC在前端仿真通过后，将RTL级代码或者综合后网表映射到FPGA中，建立硬件原型，再在硬件原型基础上进行测试程序，验证各种功能。

随着集成度的增大，传统的基于软件仿真的方法已经不能满足超大规模集成电路仿真的需求，需要采用基于硬件加速的软硬件协同的验证方法。

现有改进技术一：PC软件部分和FPGA硬件部分，结构上分三层：下层实现物理通道上信息的传输；中间层完成数据帧的封装和解封装；上层则进行对应信号植入的输入和输出。通过在PC上运行特定的软件配FPGA硬件来完成硬件的方针。

现有改进技术二：基于FPGA的软硬件协同仿真验证的系统及方法包括设置与用户PC端的软件系统部分和对集成电路芯片进行模拟的硬件系统部分，软件部分包括网络测试仪的控制平台和嵌入式系统接口模块，硬件系统部分包括CPU接口模块，FPGA内的接口转换逻辑模块，FPGA内的接口转换逻辑模块，FPGA内实现的虚拟待测芯片和网络接口模块。

发明人发现上述两种改进方法都侧重于对硬件的验证，在PC端运行的软件都与特定项目相关，并且与SoC中的软件有一定差异，不能够直接或仅做少量修改就用于系统SoC。

发明内容

为了克服上述的缺陷，本发明提供一种同时进行硬件验证和软件开发的软硬件协同仿真/验证方法。

为达到上述目的，一方面，本发明提供一种软硬件协同仿真/验证方法，所述方法为使用软件运行终端模拟SoC设计中的CPU进行软件开发/运行，在仿真/验证硬件的同时进行软件开发；所述方法包括下述步骤：

将SoC设计映射入FPGA；

所述SoC设计通过总线主设备和FPGA通信设备连接至软件运行终端；

所述软件运行终端开发SoC设计所需软件并运行，向SoC设计发送激励信号；

所述SoC设计响应激励信号，响应信号反馈回所述软件运行终端。

另一方面，本发明提供一种软硬件协同仿真/验证装置，所述装置包括FPGA和具有软件开发功能和/或运行功能的软件运行终端，所述FPGA内映射入无CPU的SoC设计；所述SoC设计依次连接总线主设备和FPGA通信设备，所述通信设备连接软件运行终端；总线主设备将软件的读写操作转换成为总线的读写操作。

本发明软硬件协同仿真/验证方法不需要交叉编译的过程，可以在CPU集成进SoC之前进行单独IP的驱动程序的开发，加快项目进展。方便FPGA硬件调试，同时加快SoC软件的开发进度。

本发明软硬件协同仿真/验证装置中的软件运行终端通过通信设备连接至FPGA，软件运行终端进行软件开发/运行实现对FPGA上SoC设计中CPU的模拟。即，将SoC设计中的CPU功能抽象出来，使用软件运行终端来模拟其行为，从而软件开发与特定CPU无关，具有可重用性。可在不同的SoC项目中重用此装置，降低成本，节省时间，方便于SoC设计的软硬件协同仿真/验证。在方便硬件验证的同时为SoC的软件开发人员提供一种友好的开发环境，加速SoC软件的开发。

附图说明

图1为本发明软硬件协同仿真/验证方法的步骤。

图2为本发明软硬件协同仿真/验证装置优选实施例结构示意图。

图3为FPGA端总线主设备优选实施例结构示意图。

具体实施方式

下面结合说明书附图和实施例对本发明做详细描述。

本发明软硬件协同仿真/验证方法为使用软件运行终端(如个人电脑)模拟SoC设计中的CPU进行软件开发/运行，在仿真/验证硬件的同时进行软件开发。本发明中所称SoC设计是指SoC在流片(TapOut)之前的技术形态，它包括相关的文档，代码，以及版图等信息。