[发明专利]一种改进型DDS信号发生器及其信号发生方法有效
| 申请号： | 201110384207.X | 申请日： | 2011-11-28 |
| 公开（公告）号： | CN102497205A | 公开（公告）日： | 2012-06-13 |
| 发明（设计）人： | 黄继业;高明煜;黄健;邹宏;何志伟 | 申请（专利权）人： | 杭州电子科技大学 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 杭州求是专利事务所有限公司 33200 | 代理人： | 杜军 |
| 地址： | 310018 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公布了一种改进型DDS信号发生器及其信号发生方法。目前DDS信号发生器要产生低频频率信号和实现低频率步进，需要使用很大的存储空间。本发明中DDS信号发生器包括晶振、FPGA、SRAM和D/A转换器。FPGA接收晶振输入的时钟信号和外部输入的频率字，FPGA进行处理后输入至SRAM，SRAM的输出与D/A转换器信号连接。FPGA由锁相环、相位累加器和除法器组成；锁相环接收晶振输入的时钟信号，锁相环输出的信号作为相位累加器的时钟，相位累加器接收外部输入的频率字，相位累加器的输出作为除法器的输入，除法器输出信号作为FPGA的输出。本发明减小了波形存储器的容量，降低了频率步进值。 | ||
| 搜索关键词： | 一种 改进型 dds 信号发生器 及其 信号 发生 方法 | ||
【主权项】：
一种改进型DDS信号发生器，包括晶振、FPGA、SRAM和D/A转换器，其特征在于：FPGA接收晶振输入的时钟信号和外部输入的频率字，FPGA进行处理后输入至SRAM，SRAM的输出与D/A转换器信号连接；所述的FPGA由锁相环、相位累加器和除法器组成；锁相环接收晶振输入的时钟信号，锁相环输出的信号作为相位累加器的时钟，相位累加器接收外部输入的频率字，相位累加器的输出作为除法器的输入，除法器输出信号作为FPGA的输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学，未经杭州电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110384207.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种带式输送机卷带装置用的举带运送装置
- 下一篇：圆柱型药卷分流进料整形装置
