[发明专利]半导体器件

摘要

一种半导体器件，意在防止外阱通过沟槽栅电极与单元区域的阱分离，同时抑制栅极电阻的增加，其中在与栅极接触区重叠的方向上延伸的掩埋栅电极的掩埋栅电极仅延伸到栅电极之前，以没有与栅电极重叠，在图中的垂直方向上，位于每个掩埋栅电极之间的源极接触形成为比掩埋栅电极短，栅电极的一侧上的掩埋栅电极的端部通过布置在栅电极之前的掩埋连接电极彼此连接，掩埋连接电极在与半导体器件的长边平行的方向上延伸，并且掩埋连接电极没有连接到与接触侧掩埋栅电极相邻的接触的一侧上的掩埋栅电极。

主权项

一种半导体器件，包括：半导体衬底；第一导电类型半导体层，所述第一导电类型半导体层形成在所述半导体衬底上方；第二导电类型杂质层，所述第二导电类型杂质层形成在所述半导体层的表面层中；第一导电类型杂质层，所述第一导电类型杂质层形成到除边缘外的所述第二导电类型杂质层的表面层；栅极接触区，所述栅极接触区通过在平面图中向内凹进所述第一导电类型杂质层来形成；上栅电极，所述上栅电极的至少一部分在其中没有形成所述第一导电类型杂质层的所述第二导电类型杂质层的区域上方经由绝缘层形成，围绕所述第一导电类型杂质层，并且在平面图中在与所述栅极接触区重叠的部分处向内突出；多个第一掩埋栅电极，所述多个第一掩埋栅电极形成在其中形成所述第一导电类型杂质层的所述半导体层的区域中，比所述第二导电类型杂质层更深地掩埋在所述半导体层中，沿着第一方向彼此平行延伸，并且在其两端上分别延伸超出所述第一导电类型杂质层，从而连接到所述上栅电极；第一掩埋连接电极，所述第一掩埋连接电极在与所述上栅电极重叠的位置处、以与所述第一掩埋栅电极相同的深度掩埋在所述半导体层中，并且将所述第一掩埋栅电极的端部彼此连接；和源极接触，所述源极接触比所述第一导电类型杂质层更深地且比所述第二导电类型杂质层的底部更浅地掩埋在所述半导体层中，并且每一个源极接触位于每个第一掩埋栅电极之间，其中在与位于所述栅极接触区中的所述上栅电极重叠的方向上延伸的所述第一掩埋栅电极中的至少一些在其端部处在平面图中位于所述栅极接触区的边缘上，其中所述端部通过所述第一掩埋连接电极彼此连接，并且其中所述第一掩埋连接电极没有连接到所述接触侧上的下述第一掩埋栅电极，该第一掩埋栅电极是与在其端部通过所述第一掩埋连接电极彼此连接的第一掩埋栅电极相邻的第一掩埋栅电极。