[发明专利]一种混频DAC开关电路的控制方法

摘要

本发明公开了一种混频DAC开关电路的控制方法，包括构建DAC开关单路，所述DAC开关电路包括单元译码电路、模式选择电路和开关阵列；利用单元译码电路对输入的数字信号进行译码并将信号输出到模式选择电路；模式选择电路根据模式控制信号选择开关阵列的输出模式，并根据输出模式将单元译码电路输入的信号转换为开关选择信号输出到开关阵列；开关阵列根据开关选择信号产生模拟量输出。本发明解决了传统高性能DAC输出噪声对输入控制开关信号具有较强依赖性的缺点，解决其输出信号频率范围受限的不足，不仅提高了DAC的静态线性度及其动态范围，同时实现了多种模式上变频的功能，使DAC同时具有了混频器的功能。

主权项

一种混频DAC开关电路的控制方法，可实现输入的数字信号向模拟信号转过过程中的变频输出，其特征在于通过以下步骤进行控制：(1)构建DAC开关单路，所述DAC开关单路包括：单元译码电路、模式选择电路和开关阵列，所述单元译码电路的输入端与输入的数字信号D，以及输入的时钟信号clk相连；所述模式选择电路的输入端与单元译码电路的8路输出信号V1～V8，以及模式控制信号E1～E3相连；所述开关阵列由8个MOS管S1～S8组成，S1～S8的源极均与电流源相连，S1～S8的栅极分别与开关选择信号G1～G8按序号对应相连，其中，S1、S3、S5、S7为一组，S1、S3、S5、S7的漏极相连组成输出端Ip，S2、S4、S6、S8为另一组，S2、S4、S6、S8的漏极相连组成输出端In；(2)当单元译码电路有数字信号D输入时，对D、clk以及clk经过90°移相后的clk_S90进行译码使得在时钟信号clk的每1/4周期内，产生1路有效信号输出和7路无效信号输出，并将产生的输出信号V1～V8输出到模式选择电路；(3)模式选择电路在接收到输入的V1～V8时，同时根据输入的模式控制信号E1～E3选择用于确定开关阵列输出模式的开关选择信号；所述开关阵列输出模式包括：正常模式、回零模式、双向双极性电平模式、四相双极性电平模式和四相三极性电平模式；若输出模式为正常模式，则在一个周期内，开关选择信号仅使一组开关始终处于导通状态；若输出模式为回零模式，则在一个周期中，开关选择信号使一组开关在前半个周期中处于导通状态，使两组开关在后半个周期中均处于关闭状态；若输出模式为双向双极性电平模式，则在一个周期中，开关选择信号在前半个周期使一组开关处于导通状态，在后半个周期使另一组开关处于导通状态；若输出模式信号选择四相双极性电平模式，则在一个周期中，开关选择信号在第1/4周期和第3/4周期使一组开关处于导通状态，在第2/4周期和第4/4周期使另一组开关处于导通状态；若输出模式信号选择四相三极性电平模式，则在一个周期中，开关选择信号在第1/4周期和第3/4周期分别使两组开关先后处于导通状态，在第2/4周期和第4/4周期使两组开关均处于关闭状态；(4)开关阵列接收由模式选择电路输出的开关选择信号G1～G8，并根据开关选择信号G1～G8产生与输入数字信号D相对应的模拟输出信号；开关阵列根据开关选择信号G1～G8的输出规则为：当G1、G3、G5、G7中任何一个有效时，则S1、S3、S5、S7中对应的MOS管将导通，且S2、S4、S6、S8均截止，Ip输出相应的模拟量，In无输出；当G2、G4、G5、G8中任何一个有效时，则S2、S4、S6、S8中对应的MOS管将导通，且S1、S3、S5、S7均截止，In输出相应的模拟量，Ip无输出。