[发明专利]一种混频DAC开关电路的控制方法

说明书

技术领域

本发明涉及一种混频DAC开关电路的控制方法。

背景技术

在电子电路的设计中，噪声问题越来越成为设计的瓶颈，它会随着动态范围的增加与信号的能量的变低而日趋严重。在混合信号应用中，数字信号的不断变化是影响模拟信号正常工作的主要的噪声源。在数模转换器DAC里，控制模拟信号输出的开关是由数字信号控制。不断变化的数字信号将会在模拟输出部分产生噪声。在实际可实现的系统中是不可能完全隔离这些噪声的，因为它们是通过模拟信号的控制单元耦合到其中的，也因为数字电路固有的功耗、负载的时间相关性及其电阻压降和电荷注入效应，这些将会导致参考信号、电源电压、偏置电压、时钟相位、过渡区相位的变化以及衬底效应，并在输出产生噪声。由于不可避免的寄生问题以及非理想电路将会导致负载变化对数据的依赖性以及杂波耦合到信号的调制问题，所以在这种方式下数字信号将会添加噪声到模拟信号。

除了噪声问题，传统的一些电子设备中通常应用的是这样一个系统，将数字信号转换到模拟信号之后，再进行模拟信号的搬移过程。如传统的手机中，通常用一个DAC芯片将数字信号转换成模拟信号传送出去，但是在传送之前需要一个混频器芯片将基带信号的频率搬移到适合发射的频率上去。所以使用两个或更多的芯片完成这样一个功能可能是低效的。

DAC将数字信号转换成模拟信号的过程是通过在每个转换的时钟周期保持数字输入信号的值来实现的。而这样一个保持过程便是由开关所实现的，在时域上开关函数与输入信号完成的是卷积的过程，而在频域里开关信号完成的是对输入信号的滤波调制的过程。

传统的双差分开关结构虽然有能力消除由于不理想的开关所引起的非线性问题，但是对于那些与输入数据相关的非线性来说效果甚微。同时输出的信号的频率只能位于第一奈奎斯特范围，对输出信号的无法实现上变频功能。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供了一种混频DAC开关电路的控制方法。采用本发明解决了传统高性能DAC输出噪声对输入控制开关信号具有较强依赖性的缺点，解决其输出信号频率范围受限的不足，不仅提高了DAC的静态线性度及其动态范围，同时实现了多种模式上变频的功能，使DAC同时具有了混频器的功能。

本发明的技术解决方案是：

一种混频DAC开关电路的控制方法，可实现输入的数字信号向模拟信号转过过程中的变频输出，通过以下步骤进行控制：

(1)构建DAC开关单路，所述DAC开关单路包括：单元译码电路、模式选择电路和开关阵列，所述单元译码电路的输入端与输入的数字信号D，以及输入的时钟信号clk相连；所述模式选择电路的输入端与单元译码电路的8路输出信号V1～V8，以及模式控制信号E1～E3相连；所述开关阵列由8个MOS管S1～S8组成，S1～S8的源极均与电流源相连，S1～S8的栅极分别与开关选择信号G1～G8按序号对应相连，其中，S1、S3、S5、S7为一组，S1、S3、S5、S7的漏极相连组成输出端Ip，S2、S4、S6、S8为另一组，S2、S4、S6、S8的漏极相连组成输出端In；

(2)当单元译码电路有数字信号D输入时，对D、clk以及clk经过90°移相后的clk_S90进行译码使得在时钟信号clk的每1/4周期内，产生1路有效信号输出和7路无效信号输出，并将产生的输出信号V1～V8输出到模式选择电路；

(3)模式选择电路在接收到输入的V1～V8时，同时根据输入的模式控制信号E1～E3选择用于确定开关阵列输出模式的开关选择信号；所述开关阵列输出模式包括：正常模式、回零模式、双向双极性电平模式、四相双极性电平模式和四相三极性电平模式；

若输出模式为正常模式，则在一个周期内，开关选择信号仅使一组开关始终处于导通状态；

若输出模式为回零模式，则在一个周期中，开关选择信号使一组开关在前半个周期中处于导通状态，使两组开关在后半个周期中均处于关闭状态；

若输出模式为双向双极性电平模式，则在一个周期中，开关选择信号在前半个周期使一组开关处于导通状态，在后半个周期使另一组开关处于导通状态；

若输出模式信号选择四相双极性电平模式，则在一个周期中，开关选择信号在第1/4周期和第3/4周期使一组开关处于导通状态，在第2/4周期和第4/4周期使另一组开关处于导通状态；

若输出模式信号选择四相三极性电平模式，则在一个周期中，开关选择信号在第1/4周期和第3/4周期分别使两组开关先后处于导通状态，在第2/4周期和第4/4周期使两组开关均处于关闭状态；