[发明专利]片上系统的IP模块与片上总线的通讯方法无效

专利信息
申请号: 201110147672.1 申请日: 2011-06-02
公开(公告)号: CN102306135A 公开(公告)日: 2012-01-04
发明(设计)人: 汪健;张磊;赵忠惠;陈亚宁;王少轩 申请(专利权)人: 中国兵器工业集团第二一四研究所苏州研发中心
主分类号: G06F13/40 分类号: G06F13/40
代理公司: 苏州创元专利商标事务所有限公司 32103 代理人: 孙仿卫;项丽
地址: 215163 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种片上系统的IP模块与片上总线的通讯方法,该方法在IP模块与片上总线之间设置两组寄存器,两组寄存器分别为控制寄存器、数据寄存器,片上系统的CPU发出的控制信号通过片上总线加载至控制寄存器,控制寄存器控制IP模块工作,工作结束后,IP模块通过控制寄存器向CPU请求中断并将产生的数据写入数据寄存器中,CPU在合适的时候响应中断,将数据寄存器中的数据读进CPU或放入片上系统的片上存储器中。本发明的通讯方法使得IP模块的工作速率与CPU的时钟无关,具有独立性;CPU根据实际情况在合适的时刻自动完成读写,这样可以释放出CPU去处理其他事务,通讯更快捷、更高效;适用于各种IP模块。
搜索关键词: 系统 ip 模块 总线 通讯 方法
【主权项】:
一种片上系统的IP模块与片上总线的通讯方法,其特征在于:在所述的IP模块与所述的片上总线之间设置两组寄存器,所述的两组寄存器分别为控制寄存器、数据寄存器,所述的片上系统的CPU发出的控制信号通过所述的片上总线加载至所述的控制寄存器,所述的控制寄存器控制所述的IP模块工作,工作结束后,所述的IP模块通过所述的控制寄存器向所述的CPU请求中断并将产生的数据写入所述的数据寄存器中,所述的CPU在合适的时候响应所述的中断,将所述的数据寄存器中的数据读进所述的CPU或放入所述的片上系统的片上存储器中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国兵器工业集团第二一四研究所苏州研发中心,未经中国兵器工业集团第二一四研究所苏州研发中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110147672.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top