[发明专利]晶体管的制备方法有效
| 申请号： | 201110048839.9 | 申请日： | 2011-03-01 |
| 公开（公告）号： | CN102655092A | 公开（公告）日： | 2012-09-05 |
| 发明（设计）人： | 三重野文健 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体制造领域的晶体管的制备方法，包括：提供半导体衬底，且在所述半导体衬底上形成伪栅结构；选择性刻蚀所述半导体衬底的上表面，且使所述半导体衬底的上表面被去除的厚度为第一厚度；采用选择性外延生长方法在所述半导体衬底的上表面形成厚度为第一厚度的轻掺杂源/漏区。本发明通过先刻蚀再外延生长的方法形成轻掺杂源/漏区，从而既可以使得晶体管的结深很浅，又可以提高轻掺杂源/漏区掺杂离子的激活率，最终提高了晶体管的性能。 | ||
| 搜索关键词： | 晶体管 制备 方法 | ||
【主权项】：
一种晶体管的制备方法，其特征在于，包括：提供半导体衬底，且在所述半导体衬底上形成伪栅结构；选择性刻蚀所述半导体衬底的上表面，且使所述半导体衬底的上表面被去除的厚度为第一厚度；采用外延生长方法在所述半导体衬底的上表面形成厚度为第一厚度的轻掺杂源/漏区；在所述伪栅结构的相对两侧形成隔离侧墙；以所述隔离侧墙和所述伪栅结构为掩模，在所述半导体衬底内进行重掺杂离子注入，形成重掺杂源/漏区；在所述半导体衬底上形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面位于同一水平面；刻蚀去除所述伪栅结构至露出所述半导体衬底，形成沟槽；在所述沟槽中依次形成栅介质层和金属栅极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110048839.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种隔音铝合金型材
- 下一篇：一种复合保温烧结砌块
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
