[发明专利]片上多核处理器系统的高速缓存一致性协议的实现方法有效

专利信息
申请号: 201110032914.2 申请日: 2011-01-30
公开(公告)号: CN102103568A 公开(公告)日: 2011-06-22
发明(设计)人: 曹非;刘志勇 申请(专利权)人: 中国科学院计算技术研究所
主分类号: G06F15/167 分类号: G06F15/167;G06F15/173
代理公司: 北京律诚同业知识产权代理有限公司 11006 代理人: 祁建国;梁挥
地址: 100080 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明有关于一种片上多核处理器系统的高速缓存一致性协议的实现方法,包括:步骤一,将高速缓存划分为一级Cache、二级Cache,该一级Cache为处理器系统中的各处理器私有,该二级Cache为各处理器共享;步骤二,各处理器访问其私有的一级cache,访问失效时产生失效请求信息槽,并发送到所述请求信息环上,由所述请求信息环传递给其他处理器进行侦听;步骤三,数据提供者侦听到失效请求后产生数据信息槽,并发送到所述数据信息环上,由所述数据信息环传递给请求者,该请求者接收数据块,完成对应的访存操作。本发明有效提高系统的性能,降低功耗和带宽使用,避免饥饿、死锁和活锁情况的出现,提高系统的稳定性。
搜索关键词: 多核 处理器 系统 高速缓存 一致性 协议 实现 方法
【主权项】:
一种片上多核处理器系统的高速缓存一致性协议的实现方法,所述片上多核处理器系统为基于单向分槽环的处理器系统,其特征在于,包括:步骤一,将高速缓存划分为一级Cache、二级Cache,该一级Cache为处理器系统中的各处理器私有,该二级Cache为各处理器共享,并分布于各处理器,将所述单向分槽环设置于该一级Cache、该二级Cache之间,并与各处理器、该一级Cache、该二级Cache连接;所述单向分槽环包括数据信息环和请求信息环,所述数据信息环用于传递数据信息槽,所述请求信息环用于传递各处理器的失效请求信息槽;步骤二,各处理器访问其私有的一级cache,访问失效时产生失效请求信息槽,并发送到所述请求信息环上,由所述请求信息环传递给其他处理器进行侦听;步骤三,数据提供者侦听到失效请求后产生数据信息槽,并发送到所述数据信息环上,由所述数据信息环传递给请求者,当处理器系统中同时有多个请求者,则这些请求者按照距离数据提供者的远近顺序,由近到远依次接收数据块,完成对应的访存操作,并将数据块传给下一个请求者,最终所有的请求者都能得到数据块并完成其访存操作;当处理器系统中同时仅有一个请求者,则由该请求者接收数据块,完成对应的访存操作。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所,未经中国科学院计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110032914.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top