[发明专利]使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构

摘要

本发明涉及使电损耗减小的SOI型结构的制造方法，所述结构依次包括硅支承衬底（2）、氧化物层（10）、以及半导体材料的薄层（11）。多晶硅层插在支承衬底与氧化物层之间，所述方法包括以下步骤：a）氧化半导体材料施主衬底（1），以在其表面上形成氧化物层（10）；b）将离子注入施主衬底中，以在施主衬底中形成脆化区；c）将施主衬底（1）粘附在支承衬底（2）上，对所述支承衬底（2）进行过能够使其具有高的电阻率的热处理，支承衬底（2）中的接收施主衬底（1）的上表面被所述多晶硅层（20）覆盖；d）使施主衬底（1）沿着脆化区断裂，以将半导体材料的薄层（11）转移至支承衬底（2）上；e）对所获得的结构（3）执行至少一个热稳定化处理，其特征在于，在形成多晶硅层（20）之前，执行所述能够使所述支承衬底（2）具有高的电阻率的处理，并且步骤e）包括至少一个在不超过950℃的温度下持续至少10分钟的长的热步骤。

主权项

一种使电损耗减小的绝缘体上半导体型结构（3）的制造方法，所述绝缘体上半导体型结构（3）依次包括由硅制成的支承衬底（2）、氧化物层（10）、以及半导体材料的薄层（11），多晶硅层（20）插在所述支承衬底（2）与所述氧化物层（10）之间，该方法包括以下步骤：a）氧化由半导体材料制成的施主衬底（1），以在表面上形成氧化物层（10）；b）将离子注入所述施主衬底中，以在所述施主衬底中形成脆化区（13）；c）将施主衬底（1）粘附在支承衬底（2）上，氧化物层（10）位于粘附界面上，对所述支承衬底（2）进行过能够使其具有高的电阻率，即大于500Ω.cm的电阻率的热处理，所述支承衬底（2）中的接收所述施主衬底（1）的上表面被所述多晶硅层（20）覆盖；d）使所述施主衬底（1）沿着脆化区（13）断裂，以将半导体材料的薄层（11）转移至支承衬底（2）；e）对所获得的结构（3）执行至少一个热稳定化处理，其特征在于，在形成多晶硅层（20）之前，执行所述能够使所述支承衬底（2）具有高的电阻率的处理，并且步骤e）包括至少一个在不超过950℃的温度下持续至少10分钟的长的热步骤。