[发明专利]使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构

说明书

技术领域

本发明涉及使电损耗减小的绝缘体上半导体型结构的制造方法。本发明还涉及这样的结构。

因此，本发明主要涉及通过SmartCut方法（注册商标）制造绝缘体上半导体型（SOI）结构的一般领域。例如，专利US 5 374 564详细地描述了该SmartCut方法。

背景技术

该SOI类型的结构通常包括：支承层，其通常由高电阻率的硅单晶体制成；绝缘氧化物层；以及半导体材料的薄层。

该薄层设计成接收元件，尤其电子元件。

尤其在利用射频的应用中，例如辐射发声科学领域中，即使存在绝缘层，所发射的部分波也可能被支承衬底吸收，引起电损耗。

为了克服该缺点，有人建议，将支承衬底的电阻率增加至超过500Ω.cm，或甚至超过几千Ohms.cm，但事实证明这仍不够。

接着，又有人提出，在支承衬底的上面（即，接收绝缘层和薄层的一面）沉积一层具有高载荷子陷阱密度的材料。

多晶硅层尤其适于确保该功能。多晶硅的结构由多个晶粒形成，所述晶粒具有形成陷阱的缺陷边界（粒子接合处），这使整体的导电性尤其低。这减小了支承衬底水平上的漏泄电流和电阻率损耗。

所执行的技术由以下步骤组成：在支承衬底上沉积多晶硅层；接着应用SmartCut方法的常规步骤。

文献US 2007/032 040中专门描述了该种方法。

但是，根据所述文献的描述，在所产生的具有高电阻率的结构上进行测试时，本申请人注意到所讨论的技术并未将电损耗减小到令人满意的程度。

本发明旨在，通过提供使电损耗减小的绝缘体上半导体型结构的制造方法来解决该问题，其中放置在支承衬底上的多晶硅层具有预期的电阻特性。

发明内容

这是一种使电损耗减小的绝缘体上半导体型结构的制造方法，所述绝缘体上半导体型结构依次包括由硅制成的支承衬底、氧化物层、以及半导体材料的薄层，多晶硅层插在支承衬底与氧化物层之间，该方法包括以下步骤：

a）氧化由半导体材料制成的施主衬底，以在表面上形成氧化物层；

b）将离子注入施主衬底中，以在施主衬底中形成脆化区；

c）将施主衬底粘附在支承衬底上，氧化物层位于粘附界面上，对所述支承进行能够使其具有高电阻率即大于500Ω的电阻率的热处理，所述支承衬底中接收施主衬底的上表面被所述多晶硅层覆盖；

d）使施主衬底沿着脆化区断裂，以将半导体材料的薄层转移至支承衬底；

e）对所获得的结构执行至少一个稳定化处理。

该方法的特征在于，在形成多晶硅层之前，执行能够使所述支承衬底具有高电阻率的所述处理，并且步骤e）包括至少一个在不超过950℃的温度下持续至少10分钟的长的热步骤。

从而，在能够使支承衬底具有高电阻率的处理之后沉积多晶硅，以使在该处理期间所使用的高温不会影响多晶硅层的多晶特性。

类似地，最终结构的热处理期间所使用的热预算不足以改变该多晶特性。

根据其它优点和非限制性特征：

-所述支承衬底的电阻率大于1000Ω.cm，优选地大于2000Ω.cm，更优选地大于3000Ω.cm；

-所述长的热步骤进行若干小时；

-该方法包括在大于1000℃的温度下进行少于10分钟的短暂处理，优选地在1200℃数量级的温度下持续一至两分钟；

-所述能够使支承衬底具有高电阻率的热处理包括至少一个使温度在500℃与1200℃之间持续30分钟至20小时的步骤；

-所述能够使支承衬底具有高电阻率的热处理为具有三个步骤的退火处理，第二步骤中的温度小于其它两个步骤的温度；

-所述三个步骤分别在以下条件下执行，即温度在1000℃与1200℃之间持续1至10个小时，温度在600℃与900℃之间持续1至10个小时，以及温度在900℃与1200℃之间持续1至48个小时；

-在步骤e）中，所述稳定化包括至少一个热稳定化处理和针对薄层的一个热减薄处理；

-在步骤c）中，在沉积多晶硅层之前，在受主衬底上沉积结晶网络的半导体去耦层，即具有与单晶硅不同的网格参数的半导体去耦层；

-所述去耦层包括多晶硅；

-所述去耦层还包括硅基半导体材料和基于另一原子种类的半导体材料；

-所述硅基半导体材料为SiC或SiGe；

-所述去耦层的沉积和所述多晶硅层的沉积连续执行，即，首先由两个气体源分别同时供应多晶硅和另一原子种类，然后仅由多晶硅源供应；

-在所述多晶硅层上沉积新的去耦层；