[发明专利]低电压高速分频器

摘要

本发明公开一种低电压高速分频器，在负载输出的两端添加时钟控制管，构成带钟控晶体管的低电源电压分频器。比传统分频器的电路结构省去了时钟输入差分对管，降低了对电源电压的最小值的限制。该低电压高速分频器包括两个电路结构完全相同的锁存器，每个锁存器的两个输出端上接入一个采用同向时钟信号控制的钟控晶体管，带钟控晶体管锁存器的动态负载在采样阶段呈低电阻，减小充放电时间，不仅大大加快转换速度，提高工作频率，同时克服了传统动态负载结构静态偏置点变动的缺点，该动态负载在锁存阶段呈高电阻值，提供足够的增益。本发明的低电压高速分频器增加了一个控制维度，比传统锁存器的工作频率高、工作范围宽，更适应于低电源电压。

主权项

一种低电压高速分频器，其电路构成包括：第一锁存器，以及与第一锁存器交叉耦合的第二锁存器；其中所述第一锁存器和第二锁存器为带时钟控制管的锁存器，两个锁存器的电路结构完全相同；第一锁存器的输出端QP和QN直接连接到第二锁存器的输入端IP和IN，第二锁存器的输出端QP和QN交叉耦合连接到第一锁存器的输入端IN和IP，差分时钟信号CP和CN对应连接到第一锁存器和第二锁存器的锁存控制端。