[发明专利]低电源电压灵敏度的基准偏置

摘要

一种通过电流镜像、镜像控制、双负反馈实现基准偏置产生的偏置电路，有多种实现方式。所述基准偏置产生电路通过P型金属氧化物硅MOS晶体管PMOS1和P型金属氧化物硅MOS晶体管PMOS2形成电流镜像，再通过N型金属氧化物硅MOS晶体管NMOS1与N型金属氧化物硅MOS晶体管NMOS2的电流镜像控制N型金属氧化物硅MOS晶体管NMOS2的导通电阻，电阻R1上电流的变化反映到电阻R1上电压的变化，反馈到N型金属氧化物硅MOS晶体管NMOS2的源极，从而抑制导N型金属氧化物硅MOS晶体管NMOS2的电流变化，同时，电阻R1上电压的变化，再通过N型金属氧化物硅MOS晶体管NMOS3的栅极控制N型金属氧化物硅MOS晶体管NMOS1的源极电位，进而控制N型金属氧化物硅MOS晶体管NMOS1的栅极电位，从而改变N型金属氧化物硅MOS晶体管NMOS2的栅极电压，使N型金属氧化物硅MOS晶体管NMOS2的漏极与源极的等效电阻发生变化，抑制电阻R1上电压的变化，从而抑制电阻R1上电流的变化，最终抑制了偏置电流Iref和/或偏置电压Vref对电源电压的依赖程度，大大降低了偏置电流Iref和/或偏置电压Vref对电源电压的敏感性。

主权项

一种偏置产生电路，包括：第一P型金属氧化物硅MOS晶体管PMOS1，它的源极与电源电压相连；第一电阻R1，它的一端与电源电压相连，它的另一端与所述第一P型金属氧化物硅MOS晶体管PMOS1的栅极相连；第二P型金属氧化物硅MOS晶体管PMOS2，它的源极与所述第一P型金属氧化物硅MOS晶体管PMOS1的漏极相连，它的漏极与它自身的栅极相连；第三P型金属氧化物硅MOS晶体管PMOS3，它的源极与所述第一P型金属氧化物硅MOS晶体管PMOS1的栅极相连，它的栅极与所述第二P型金属氧化物硅MOS晶体管PMOS2的栅极相连；第一N型金属氧化物硅MOS晶体管NMOS1，它的源极与地电压相连，它的漏极与所述第二P型金属氧化物硅MOS晶体管PMOS2的漏极相连；第二N型金属氧化物硅MOS晶体管NMOS2，它的源极与地电压相连，它的漏极与所述第三P型金属氧化物硅MOS晶体管PMOS3的漏极相连，并与它自身的栅极相连，它的栅极与所述第一N型金属氧化物硅MOS晶体管NMOS1的栅极相连；和第三N型金属氧化物硅MOS晶体管NMOS3，它的源极与地电压相连，它的栅极与所述第二N型金属氧化物硅MOS晶体管NMOS2的栅极相连，并且与电压输出端Vref相连，它的漏极与电流输出端A相连。