[发明专利]低电源电压灵敏度的基准偏置

说明书

技术领域

本发明涉及电源电压大范围变化，而电路系统要求一个稳定的偏置电流和/或偏置电压的领域。特别地，它涉及一种对电源电压大范围变化敏感度非常微小的自偏置电流和/或偏置电压产生电路。

背景技术

众所周知传统的最简单和通用的偏置电流和/或偏置电压产生电路如图1(a)、(b)所示，在图1(a)中，P型金属氧化物硅MOS晶体管PMOS2的源极接到电源电压上，栅极和漏极相连，再通过电阻R1接到地电压上，很显然电源电压的变化基本上完全反映到R1电阻两端电压的变化；在图1(b)中，N型金属氧化物硅MOS晶体管NMOS2的源极接到地电压上，栅极和漏极相连，再通过电阻R1接到电源电压上，很显然电源电压的变化基本上完全反映到R1电阻两端电压的变化；从而使产生的偏置电流Iref和/或偏置电压Vref都是随电源电压大范围变化而大范围变化。一种传统的改进结构的电路如图2(a)、(b)所示，在图2(a)中，由于N型金属氧化物硅MOS晶体管NMOS2插入到图1(a)中的P型金属氧化物硅MOS晶体管PMOS2和电阻R1之间，并引入P型金属氧化物硅MOS晶体管PMOS1和N型金属氧化物硅MOS晶体管NMOS1对N型金属氧化物硅MOS晶体管NMOS2进行偏置，大大减缓了偏置电流Iref和/或偏置电压Vref对电源电压的依赖程度，在图2(b)中，情况相同。即使有了图2(a)与图2(b)的偏置电路，在很多情况下仍然不能满足要求，因为它们随电源电压大范围变化而呈现小范围变化，比如电源电压有1倍范围的变化，图2(a)与图2(b)的偏置电路产生的偏置电流Iref和/或偏置电压Vref有至少25％以上的变化范围，如果加上芯片流片工艺的变化，则将产生高达至少70％以上的变化范围。

发明内容

本发明就是解决前述提出的问题而提出的创新电路结构。本发明提供的基准偏置结构如图3(a)与图3(b)所示。

图3(a)电路包括：

第一P型金属氧化物硅MOS晶体管PMOS1，它的源极与电源电压相连；

第二P型金属氧化物硅MOS晶体管PMOS2，它的源极与电源电压相连，它的栅极与所述第一P型金属氧化物硅MOS晶体管PMOS1的栅极相连，并且它的漏极与它自身的栅极相连；

第三P型金属氧化物硅MOS晶体管PMOS3，它的源极与与电源电压相连，它的栅极与所述第二P型金属氧化物硅MOS晶体管PMOS2的栅极相连，并且与电压输出端Vref相连，它的漏极与电流输出端A相连；

第一N型金属氧化物硅MOS晶体管NMOS1，它的漏极与所述第一P型金属氧化物硅MOS晶体管PMOS1的漏极相连，它的栅极与它自身的漏极相连；

第二N型金属氧化物硅MOS晶体管NMOS2，它的漏极与所述第二P型金属氧化物硅MOS晶体管PMOS2的漏极相连，它的栅极与所述第一N型金属氧化物硅MOS晶体管NMOS1的栅极相连；

第三N型金属氧化物硅MOS晶体管NMOS3，它的源极与地电压相连，它的栅极与所述第二N型金属氧化物硅MOS晶体管NMOS2的源极相连，它的漏极与所述第一N型金属氧化物硅MOS晶体管NMOS1的源极相连；和

第一电阻R1，它的一端与地电压相连，它的另一端与所述第二N型金属氧化物硅MOS晶体管NMOS2的源极相连。

图3(b)电路包括：

第一P型金属氧化物硅MOS晶体管PMOS1，它的源极与电源电压相连；

第一电阻R1，它的一端与电源电压相连，它的另一端与所述第一P型金属氧化物硅MOS晶体管PMOS1的栅极相连；

第二P型金属氧化物硅MOS晶体管PMOS2，它的源极与所述第一P型金属氧化物硅MOS晶体管PMOS1的漏极相连，它的漏极与它自身的栅极相连；

第三P型金属氧化物硅MOS晶体管PMOS3，它的源极与所述第一P型金属氧化物硅MOS晶体管PMOS1的栅极相连，它的栅极与所述第二P型金属氧化物硅MOS晶体管PMOS2的栅极相连；

第一N型金属氧化物硅MOS晶体管NMOS1，它的源极与地电压相连，它的漏极与所述第二P型金属氧化物硅MOS晶体管PMOS2的漏极相连；

第二N型金属氧化物硅MOS晶体管NMOS2，它的源极与地电压相连，它的漏极与所述第三P型金属氧化物硅MOS晶体管PMOS3的漏极相连，并与它自身的栅极相连，它的栅极与所述第一N型金属氧化物硅MOS晶体管NMOS1的栅极相连；和