[发明专利]实现IRIG-B信号解码校时的方法

摘要

本发明涉及一种基于CPCI总线的IRIG-B信号解码校时卡装置实现IRIG-B信号解码校时的方法，包括接收B码信号、对B码信号进行脉宽检测解码得到校时信息、将校时信息送至CPCI总线上的远端设备进行时间同步校正。采用该种基于CPCI总线的IRIG-B信号解码校时卡装置实现IRIG-B信号解码校时的方法，有效保证了微机装置本地时钟同步，并将彼此误差控制在0.01ms以内，结构简单实用，工作过程快捷高效，工作性能稳定可靠，适用范围较广，适用于变电站自动化通信系统。

主权项

一种基于CPCI总线的IRIG‑B信号解码校时卡装置实现IRIG‑B信号解码校时的方法，所述的装置包括CPCI接口模块、中央解码控制模块、B码信号磁隔离输入模块、显示输出模块和电源模块，所述的电源模块与其它各个模块均相连接，所述的B码信号磁隔离输入模块通过所述的中央解码控制模块与所述的显示输出模块相连接，所述的中央解码控制模块通过所述的CPCI接口模块接入主机系统的CPCI总线，其特征在于，所述的方法包括以下步骤：(1)所述的装置插入主机系统的CPCI接口槽，主机系统为该装置分配系统资源；(2)所述的B码信号磁隔离输入模块接收外界的B码信号；(3)所述的B码信号磁隔离输入模块将接收到的B码信号送入所述的中央解码控制模块中；(4)所述的中央解码控制模块对该B码信号进行脉宽检测解码处理，并得到相应的校时信息，所述的脉宽检测解码处理，包括以下步骤：(a)所述中央解码控制模块读取B码信号中的码元；(b)判断该码元的码元值的范围；(c)如果该码元值落入1900～2100区间，则置接收比特位为0；(d)如果该码元值落入4900～5100区间，则置接收比特位为1；(e)如果该码元值落入7900～8100区间，则设置接收比特位置标志P；(f)否则将计数器清零，并将脉宽计数值清零，返回上述步骤(a)；(g)将计数器的值增加1；(h)判断计数器的值是否大于100；(i)如果是，则将计数器清零，向主机系统发送出错中断，并将脉宽计数值清零，返回上述步骤(a)；(j)如果否，则判断该接收比特位置标志P是否正确；(k)如果正确，则根据B码信号中的时间信息产生校时信息，并将脉宽计数值清零，返回上述步骤(a)；(l)如果不正确，则将计数器清零，并将脉宽计数值清零，返回上述步骤(a)；(m)直到B码信号中全部码元均处理完毕后结束；(5)所述的中央解码控制模块根据所得到的校时信息向显示输出模块发送输出控制信息；(6)所述的中央解码控制模块将该校时信息通过所述的CPCI接口模块送至CPCI总线上所接入的远端设备，所述的远端设备根据该校时信息进行时间同步校正处理。