[发明专利]分裂基数-2/8快速傅立叶转换装置及方法

摘要

本发明是一种SR-2/8FFT装置，包括一存储器、一SRFFT处理器及一控制单元。控制单元包括一输入控制区块、一SRFFT控制区块及一输出控制区块。输入控制区块决定一第一次序，并依第一次序将输入数据加载对应的存储库，使得SRFFT处理器可在单一时脉周期内对这些存储库同时撷取数据。SRFFT控制区块决定一2M点FFT的分解架构，并控制SRFFT处理器沿着分解架构重复执行蝴蝶计算。每一次蝴蝶计算的输入数据次序符合第一次序。SRFFT控制区块控制每一次蝴蝶计算后的输出结果被写回输入数据所对应的存储库。输出控制区块决定一第二次序，并控制输出结果依第二次序输出为输出数据。

主权项

一种分裂基数(SR)‑2/8快速傅立叶转换(FFT)装置，包括：一存储器，包含多个存储库，并用以接收2M笔输入数据，每一笔数据具有一原始地址，M为正整数；一分裂基数快速傅立叶转换(SRFFT)处理器，用以执行一时间降次(DIT)分裂基数蝴蝶计算；以及一控制单元，包括：一输入控制区块，用以依据所述这些存储库的个数及所述这些原始地址的位反向地址决定一第一次序，并用以控制该存储器依该第一次序将所述这些输入数据加载对应于该第一次序的所述这些存储库内，使得该SRFFT处理器可在单一时脉周期内从所述这些存储库同时撷取数据；一分裂基数快速傅立叶转换(SRFFT)控制区块，用以决定对应该2M笔输入数据的一2M点FFT的分解架构，并控制该SRFFT处理器沿着该分解架构重复执行蝴蝶计算，其中每一次蝴蝶计算的输入数据次序符合该第一次序，该SRFFT控制区块还用以控制每一次蝴蝶计算后的输出结果被写回输入数据所对应的存储库；及一输出控制区块，用以当该DIT SR蝴蝶计算完成后，依据所述这些存储库的个数及2M笔输出数据的原始地址决定一第二次序，并用以控制写回并储存在所述这些存储库内的所述这些输出结果依该第二次序输出为2M笔输出数据，该2M笔输出数据包含的输出结果依序对应符合第一次序之该2M笔输入数据。