[发明专利]存储芯片位线失效分析方法有效
| 申请号： | 201010181309.7 | 申请日： | 2010-05-21 |
| 公开（公告）号： | CN102253328A | 公开（公告）日： | 2011-11-23 |
| 发明（设计）人： | 刘海君;赖李龙;高慧敏 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司;中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | G01R31/311 | 分类号： | G01R31/311;G01R31/02 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北省*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储器芯片位线失效分析方法，用以对包含埋入式位线及金属位线结构的存储器芯片进行位线失效分析，每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连，所述方法包括以下步骤：去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层，暴露出所述金属位线；通过电测试确定存储芯片上相互之间存在短路的两条金属位线，逐段切割其中的一条金属位线，使得该金属位线中连接于相邻位线接触窗的部分之间均被割断；去除存储芯片的衬底及包含在衬底内的埋入式位线，形成检测样片；对所述检测样片进行电势对比成像观测，确定所述短路金属位线的具体失效位置。 | ||
| 搜索关键词： | 存储 芯片 失效 分析 方法 | ||
【主权项】：
一种存储器芯片位线失效分析方法，所述存储器芯片包括衬底、所述衬底内形成的埋入式位线、所述衬底之上依次形成的位线接触窗、金属位线、层间介质层、所述层间介质层内形成的互连金属层以及所述互连金属层之上的钝化层，每条所述埋入式位线与相应的所述金属位线之间通过多个位线接触窗相连，其特征在于，所述方法包括以下步骤：去除所述存储芯片的金属位线之上的钝化层、互连金属层及层间介质层，暴露出所述金属位线；通过电测试确定存储芯片上相互之间存在短路的两条金属位线，逐段切割其中的一条金属位线，使得该金属位线中连接于相邻位线接触窗的部分之间均被割断；去除存储芯片的衬底及包含在衬底内的埋入式位线，形成检测样片；对所述检测样片进行电势对比成像观测，确定所述短路金属位线的具体失效位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司;中芯国际集成电路制造(上海)有限公司，未经武汉新芯集成电路制造有限公司;中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010181309.7/，转载请声明来源钻瓜专利网。
