[发明专利]一种通信协议处理器中超时定时器的硬件设计结构无效
| 申请号： | 201010174664.1 | 申请日： | 2010-05-18 |
| 公开（公告）号： | CN101833355A | 公开（公告）日： | 2010-09-15 |
| 发明（设计）人： | 金婕;于敦山;崔小欣;王阳元 | 申请（专利权）人： | 北京大学 |
| 主分类号： | G06F1/14 | 分类号： | G06F1/14 |
| 代理公司： | 北京万象新悦知识产权代理事务所(普通合伙) 11360 | 代理人： | 张肖琪 |
| 地址： | 100871*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明一种通信协议处理器中超时定时器的硬件设计结构涉及协议处理器设计技术领域，主要为解决目前通信协议处理器中超时定时器精度不高及工作速度慢从而影响协议处理器性能的问题。本发明的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器。本发明采用硬件结构替代了软件完成超时表项的查找、删除和插入操作，使得超时定时器的性能大大提高；同时能够通过设定不同精度的定时器，使得硬件定时器的精度不受嵌入式处理器的最高频率限制，从而达到更高的精度。 | ||
| 搜索关键词： | 一种 通信协议 处理器 超时 定时器 硬件 设计 结构 | ||
【主权项】：
一种通信协议处理器中超时定时器的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器，其特征在于，所述控制逻辑模块分别与所述定时器模块、所述多路选择器、所述超时表格模块、所述比较器模块和所述过滤器连接；所述过滤器的输出连接到所述超时表格模块；所述定时器模块的输出分别与所述控制逻辑模块和所述多路选择模块连接；所述多路选择器的输出和所述超时表格模块的输出分别与比较器模块连接，所述比较器模块的输出分别连接到所述或逻辑模块和所述控制逻辑模块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京大学，未经北京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010174664.1/，转载请声明来源钻瓜专利网。
