[发明专利]一种降低存储器读干扰的电路及方法

摘要

本发明公开了一种降低存储器读干扰的电路及方法。该电路包括全局字线、本地字线、存储块、存储子块、位线译码电路、高压切换电路和译码开关。该方法对字线采用两级译码技术，将传统存储块划分成块和子块，在编程和擦除时，存储器对整个块进行编程和擦除操作；在读取时，存储器仅对选中的子块进行读取操作，存储器在读取操作时，读取电压仅加载在选中子块的字线上，而未选中子块的字线电压为零，这样就能使读取操作带来的干扰降低到最小，提高存储数据的保持特性。利用本发明，可使存储器在存储密度不变的情况下，数倍的增加数据保持特性，提高存储器的可靠性；或者在数据保持特性不变的情况下，提高存储器的存储密度，降低单比特存储容量的成本。

主权项

一种降低存储器读干扰的电路，其特征在于，该电路包括：全局字线(101)，该全局字线(101)是在一个存储块中连接所有存储子块的导线，该导线通过译码开关(107)与所有本地字线(102)相连接；本地字线(102)，该本地字线(102)是在一个存储子块中，与同一行所有存储单元的栅端相连接的导线；存储块(103)，该存储块(103)是在存储器中根据编程干扰特性来划分的一定容量的存储阵列；存储子块(104)，该存储子块(104)是对存储块(103)进行划分得到的一定容量的存储阵列；位线译码电路(105)；高压切换电路(106)；以及译码开关(107)，由高压PMOS(401)和高压NMOS(402)构成。