[发明专利]具有通过忽略最快和/或最慢编程位减少编程验证的非易失性存储器和方法

摘要

通过一系列递增的编程脉冲来在编程遍中编程一组非易失性存储器单元，其中，每个脉冲之后的是编程-验证和可能的编程-禁止步骤。通过延迟开始和永久终止分界多个存储器状态的各个验证电平来在编程遍期间改善性能。这导致跳过该组的最快和最慢编程(边缘)单元的验证和禁止步骤。当最快单元都已经相对于第一验证电平被编程-验证时，建立参考脉冲。在哪个脉冲处开始哪个验证电平将相对于参考脉冲而被延迟。当仅预定数量的单元维持相对于该给定的验证电平而未验证时，验证对于该给定的验证电平而停止。来源于边缘单元的过度或不足编程的任何错误由错误校正码来校正。

主权项

一种编程非易失性存储器中的一组存储器单元的方法，每个存储器单元可编程到该单元的阈值窗内的目标阈值电压，所述阈值窗被划分为可由验证电平的集合分解的范围，该方法包括：提供编程遍以将该组存储器单元并行编程到其各个目标阈值电压，所述编程遍施加逐脉冲递增的编程电压，每个脉冲之后，相对于一个或多个验证电平来验证所述单元并禁止进一步编程被验证到其目标的单元；以及其中：所述验证初始地相对于所述集合的最低验证电平进行；以及在第一预定数量的单元已经被编程过了最低验证电平，所述验证随后包括该集合的其他验证电平，所述其他验证电平的每个依赖于每个验证电平来规划，以包括在所述验证中。