[发明专利]存储器装置中的自复位时钟缓冲器有效
| 申请号： | 200980134766.6 | 申请日： | 2009-09-04 |
| 公开（公告）号： | CN102144263A | 公开（公告）日： | 2011-08-03 |
| 发明（设计）人： | 郑昌镐;陈南;陈志勤 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22;H03K3/037 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 宋献涛 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种包括时钟缓冲器电路的存储器装置。所述时钟缓冲器电路包括交叉耦合逻辑电路。所述交叉耦合逻辑电路具有至少两个逻辑门，其中所述逻辑门中的至少一者的输出耦合到所述逻辑门中的至少一者的输入。所述交叉耦合逻辑电路耦合到用于接受时钟信号的输入。所述存储器装置还包括时钟驱动器，其可操作以从所述交叉耦合逻辑电路的所述输出产生时钟信号。从所述时钟信号到所述交叉耦合逻辑电路的反馈环路控制所述交叉耦合逻辑电路。包括三态反相器的缓冲器电路耦合到所述时钟信号，以维持所述时钟信号同时避免与时钟产生器的争用。所述存储器装置由芯片选择信号启用。 | ||
| 搜索关键词： | 存储器 装置 中的 复位 时钟 缓冲器 | ||
【主权项】：
一种存储器装置，其包含：交叉耦合逻辑电路，其包含至少两个逻辑门，其中所述逻辑门中的至少一者的输出耦合到所述逻辑门中的至少一者的输入，所述交叉耦合逻辑电路耦合到用于接受时钟信号的输入；时钟驱动器，其可操作以从所述交叉耦合逻辑电路的输出产生时钟信号；以及从所述时钟信号到所述交叉耦合逻辑电路的反馈环路，其用以控制所述交叉耦合逻辑电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980134766.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种旋转式线控排水器
- 下一篇：密闭型电池
