[实用新型]位同步电路

摘要

本实用新型涉及一种位同步电路，该电路中取沿电路中的触发器D1与触发器D2相连，其与异或门电路XOR1相连，非门电路NOT1与触发器D1相连；鉴相器中的与非门电路NAND与触发器D3及触发器D4相连，触发器D3与触发器D4相连；控制电路中的与非门电路NAND2与超前门电路AND1连接，与非门电路NAND2与超前门电路AND1及滞后门电路AND2连接，与非门电路NAND2与触发器D5连接，触发器D5与超前门电路AND1连接，超前门电路AND1与或非门电路NOR连接，或非门电路NOR1与滞后门电路AND2连接，8分频器和输出电路与或非门电路NOR1连接。该电路使得位同步提取的时钟与数据相位相对稳定，适用于非连续发出，带有同步头的数字信息；采用全数字方式，可集成于可编程逻辑器件，具有结构简单、节省硬件资源、可靠性高等优点，性能良好、工作稳定。

主权项

一种位同步电路，包括8分频器和输出电路，其特征在于：还包括与取沿电路依次连接的鉴相器电路、控制电路及8分频器和输出电路，所述取沿电路中的触发器D1的5脚、3脚分别与触发器D2的2脚、3脚相连，触发器D2的2脚、5脚分别与异或门电路XOR1的1脚、2脚相连，非门电路NOT1的2脚与触发器D1的3脚相连；所述鉴相器中的与非门电路NAND1的3脚分别与触发器D3的2脚及触发器D4的2脚相连，触发器D3的3脚与触发器D4的3脚相连；所述控制电路中的与非门电路NAND2的1脚分别与超前门电路AND1的1脚连接，与非门电路NAND2的2脚分别与超前门电路AND1的2脚及滞后门电路AND2的1脚连接，与非门电路NAND2的3脚与触发器D5的3脚连接，触发器D5的2脚、6脚相连并与超前门电路AND1的13脚连接，超前门电路AND1的12脚与或非门电路NOR1的2脚连接，或非门电路NOR1的3脚与滞后门电路AND2的3脚连接，所述8分频器和输出电路与或非门电路NOR1的1脚连接。