[发明专利]一种高速宽带可编程的数字分频器

摘要

本发明涉及一种高速宽带可编程的数字分频器，属于CMOS数字电路设计技术。所述数字分频器包括重载单元，比特单元和终止逻辑控制检测器单元；重载单元，用于接受预先设定的分频数，输出给比特单元，并当终止逻辑控制检测器单元输出一个高电平重置脉冲时，回到预设值，重新开始计数；比特单元，用于进行分频脉冲计数；终止逻辑控制检测器单元，用于检测比特单元的计数输出，同时输出分频后的时钟信号与高电平重置脉冲。本发明通过采用比特单元，结构简单，操作速度快，使分频器能工作在高达3GHz的频率上，适用于高速宽带的锁相环电路中。

主权项

一种高速宽带可编程的数字分频器，其特征在于，包括重载单元(10)，比特单元(11)和终止逻辑控制检测器单元(12)；所述重载单元(10)，用于接受预先设定的分频数，输出给比特单元(11)，并当终止逻辑控制检测器单元(12)输出一个高电平重置脉冲时，回到预设值，重新开始计数；所述比特单元(11)，用于进行分频脉冲计数；所述终止逻辑控制检测器单元(12)，用于检测比特单元(11)的计数输出，同时输出分频后的时钟信号与高电平重置脉冲。