[发明专利]一种嵌入式自适应模糊微处理器的组成与结构

摘要

本发明提供一种嵌入式自适应模糊微处理器的电路结构及运算方法。该微处理器由模糊逻辑功能部件和二值逻辑功能部件结合而成。它主要包括自适应算术逻辑运算器、通用/专用寄存器组、控制器、定时器/计数器、Cache(或EPROM)、程度计数器、数模转换器、判别寄存器、比较器、控制门及脉冲源/启停/分频电路等有关功能部件。该嵌入式自适应模糊微处理器既可直接对任意R进制数据进行加、减法算术运算，又可直接对任意R值数据进行逻辑运算，还可直接对任意模拟信号进行加减运算和逻辑运算。

主权项

一种嵌入式自适应模糊微处理器，其特征包括：该嵌入式自适应模糊微处理器的组成。它由模糊逻辑功能部件和二值逻辑功能部件结合而成。主要包括1位或多位并行进位自适应算术逻辑运算器(ALU)、控制器、程序计数器(PC)、通用/专用寄存器组、定时/计数器、数模转换器(D/A1、D/A2或多个D/A)、控制门、判别寄存器(RF1、RF2)、比较器、脉冲源/启停/分频电路、Cache(或EPROM)和三组总线(AB、DB、CB)等功能部件。专用数据交换寄存器将来自Cache(或EPROM)的二进制数据分别送到D/A1、D/A2进行转换。D/A1的输出经控制门①送到ALU的A输入端，ALU的A端的另一路输入来自控制门②的输出，处理器外部A端的输入送到控制门②的输入端。处理器外部的B端输入直接送到ALU的B输入端。D/A2的输出直接送到ALU的进位C输入端，为ALU提供不同的进位C电平。ALU的输出一路经控制门③送到处理器的Fo输出端。ALU输出的另一路直接送到比较器的一个输入端，与判别寄存器RF1送来的数据在比较器中进行比较。比较器的比较结果输出一路送到处理器的Zo输出端，另一路则经判别寄存器RF2送到通用寄存器中。该微处理器适应任意R进制加法运算的方法。包括：①当(Ai+Ci‑1)大于R‑1，即(Ai+Ci‑1)＝基数R时，本位和数Si＝Bi，Ci＝1；②当(Ai+Ci‑1)小于或等于Bi的反码时，本位和数Si＝(Ai+Ci‑1)+Bi，Ci＝0；③当(Ai+Ci‑1)大于Bi的反码时，本位和数Si＝(Ai+Ci‑1)‑B补，Ci＝1。其中R为基数，Ai和Bi分别为被加数和加数、Ci‑1为来自低位的进位、Si为本位和数、Ci为产生向高位的进位。该微处理器适应任意R进制减法运算的方法。包括：①当Ai＝0，Cji‑1＝1时，本位差数Di＝R‑1‑Bi，即Di＝Bi的反码，Cji＝1；②当(Ai‑Cji‑1)大于或等于Bi时，本位差数Di＝(Ai‑Cji‑1)‑Bi，Cji＝0；③当(Ai‑Cji‑1)小于Bi时，本位差数Di＝(Ai‑Cji‑1)+B补，Cji＝1；其中R为基数，Ai和Bi分别为被减数和减数、Cji‑1为来自低位的借位、Di为本位差数、Cji为需向高位的借位。该微处理器中的自适应算术逻辑运算器是模糊逻辑功能部件。主要由自适应全加器Q1、自适应全减器Q2、模糊逻辑取大门、模糊逻辑取小门、模糊逻辑阈门、模糊逻辑阈非门、模糊逻辑非门等模糊逻辑电路构成。