[发明专利]一种基于FPGA实现的分数分频方法以及分数分频器有效
| 申请号： | 200910108891.1 | 申请日： | 2009-08-11 |
| 公开（公告）号： | CN101997540A | 公开（公告）日： | 2011-03-30 |
| 发明（设计）人： | 李永利;凡峻;张科孟 | 申请（专利权）人： | 深圳市英威腾电气股份有限公司 |
| 主分类号： | H03K23/68 | 分类号： | H03K23/68 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 何青瓦;李庆波 |
| 地址： | 518055 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于FPGA实现的分数分频方法以及分数分频器，所述分数分频器包括频率值确定单元，误差初始化单元，误差判定单元，误差更新单元，时钟产生单元；其中，输入时钟到频率值确定单元后，频率值确定单元经过对输入时钟的分析，确定出输入时钟的频率，根据需要分频得到的时钟频率值f2确定输入时钟的频率值f1，f1和f2，初始化后的误差进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。在下一个输入时钟周期进行误差的更新，误差更新之后，进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。该分数分频器结构简单、噪声小、占空比均匀、时钟相位抖动小、占用FPGA资源量少。 | ||
| 搜索关键词： | 一种 基于 fpga 实现 分数 分频 方法 以及 分频器 | ||
【主权项】：
一种基于FPGA实现的分数分频方法，其特征在于，包括步骤：a)获取输入时钟信号；b)侦测所述时钟信号的频率值；c)根据输出时钟频率要求的最小分辨率为单位确定输入时钟频率值f1和输出分频时钟频率值f2。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市英威腾电气股份有限公司，未经深圳市英威腾电气股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910108891.1/，转载请声明来源钻瓜专利网。
- 上一篇：通信设备、通信系统及用于通信的方法
- 下一篇：差压变送器精度现场检测方法
