[发明专利]移位寄存器单元及液晶显示器栅极驱动装置

摘要

本发明公开了一种移位寄存器单元及液晶显示器栅极驱动装置，其中第十薄膜晶体管的栅极和漏极均与第五薄膜晶体管的源极连接，源极和低电压信号输入端连接，第八薄膜晶体管和第九薄膜晶体管的阈值电压等于或小于第十薄膜晶体管的阈值电压。本发明提供的移位寄存器单元及液晶显示器栅极驱动装置，能够使得移位寄存器单元中用于抑制噪声的薄膜晶体管保持导通，保证移位寄存器单元的可靠性。

主权项

一种移位寄存器单元，其特征在于，包括：第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与信号输出端连接；第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；第三薄膜晶体管，其漏极和栅极均与信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；第五薄膜晶体管，其漏极与高电压信号输入端连接，栅极与所述复位信号输入端连接；第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述第三薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第七薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与帧起始信号输入端连接，源极与所述第六薄膜晶体管的漏极连接；第八薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述第五薄膜晶体管的源极连接；第九薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第十薄膜晶体管，其漏极和栅极均与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；所述第八薄膜晶体管和第九薄膜晶体管的阈值电压等于或小于所述第十薄膜晶体管的阈值电压。