[发明专利]移位寄存器单元及液晶显示器栅极驱动装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与信号输出端连接；

第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；

第三薄膜晶体管，其漏极和栅极均与信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；

第五薄膜晶体管，其漏极与高电压信号输入端连接，栅极与所述复位信号输入端连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述第三薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与帧起始信号输入端连接，源极与所述第六薄膜晶体管的漏极连接；

第八薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述第五薄膜晶体管的源极连接；

第九薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第十薄膜晶体管，其漏极和栅极均与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

所述第八薄膜晶体管和第九薄膜晶体管的阈值电压等于或小于所述第十薄膜晶体管的阈值电压。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括第一电容，其两端分别与所述第一薄膜晶体管的栅极和信号输出端连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，还包括：

第二电容，其两端分别与所述第五薄膜晶体管的源极和所述低电压信号输入端连接。

4.一种移位寄存器单元，其特征在于，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与信号输出端连接；

第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；

第三薄膜晶体管，其漏极和栅极均与信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；

第五薄膜晶体管，其漏极与高电压信号输入端连接，栅极与所述复位信号输入端连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述信号输入端连接，源极与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与帧起始信号输入端连接，源极与所述第六薄膜晶体管的漏极连接；

第八薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述第五薄膜晶体管的源极连接；

第九薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第十薄膜晶体管，其漏极和栅极均与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第十一薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述信号输出端连接；

所述第八薄膜晶体管和第九薄膜晶体管的阈值电压等于或小于所述第十薄膜晶体管的阈值电压。

5.根据权利要求4所述的移位寄存器单元，其特征在于，还包括第一电容，其两端分别与所述第一薄膜晶体管的栅极和信号输出端连接。

6.根据权利要求5所述的移位寄存器单元，其特征在于，还包括：

第二电容，其两端分别与所述第五薄膜晶体管的源极和所述低电压信号输入端连接。

7.一种液晶显示器栅极驱动装置，其特征在于，包括：沉积在液晶显示器阵列基板上的如权利要求1-6中任一权利要求所述的多个移位寄存器单元；

除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的信号输出端均和与其相邻下一个移位寄存器单元的信号输入端以及与其相邻的上一个移位寄存器单元的复位信号输入端连接，第一个移位寄存器单元的信号输出端与第二个移位寄存器单元的信号输入端连接，最后一个移位寄存器的信号输出端和与其相邻的上一个移位寄存器的复位信号输入端以及自身的复位信号输入端连接；

第一个移位寄存器的信号输入端输入帧起始信号；

第奇数个移位寄存器的第一时钟信号输入端输入第一时钟信号；第偶数个移位寄存器的第一时钟信号输入端输入第二时钟信号；

每个移位寄存器的低电压信号输入端输入低电压信号；

每个移位寄存器的高电压信号输入端输入高电压信号。