[发明专利]移位寄存器单元及液晶显示器栅极驱动装置

说明书

技术领域

本发明涉及液晶显示领域，尤其涉及一种移位寄存器单元及液晶显示器栅极驱动装置。

背景技术

现有技术中的移位寄存器单元，包括用于输出栅极驱动信号的信号输出端。栅极驱动信号为高电平时，移位寄存器单元控制一行薄膜晶体管导通；栅极驱动信号为低电平时，移位寄存器单元控制一行薄膜晶体管截止。

液晶显示器通常采用逐行扫描的方式，当扫描到某一行时，相应的移位寄存器单元输出高电平的栅极驱动信号，其余的移位寄存器输出低电平的栅极驱动信号，可见，对于一个移位寄存器单元来说，大部分时间栅极驱动信号为低电平。

在栅极驱动信号为低电平期间，栅极驱动信号很容易受到输入的时钟信号的干扰而产生噪声。为了抑制噪声，移位寄存器单元通常包括用于在栅极驱动信号为低电平期间将栅极驱动信号的拉低的下拉薄膜晶体管。与下拉薄膜晶体管的栅极连接的结点控制下拉薄膜晶体管导通，从而能够拉低信号输出端的栅极驱动信号的电平。

现有技术中的移位寄存器单元存在的问题是：通常与下拉薄膜晶体管的栅极连接的节点大部分时间保持高电平，这样大部分时间下拉薄膜晶体管保持导通，从而使得下拉薄膜晶体管的阈值电压产生较大偏移。如果下拉薄膜晶体管的阈值电压不断升高，会导致下拉薄膜晶体管无法导通，从而无法起到抑制噪声的作用，影响整个移位寄存器单元的性能。

发明内容

本发明的目的在于针对现有技术存在的问题，提供一种移位寄存器单元及液晶显示器栅极驱动装置，能够使得移位寄存器单元中用于抑制噪声的薄膜晶体管保持导通，保证移位寄存器单元的可靠性。

为了实现上述目的，本发明提供一种移位寄存器单元，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与信号输出端连接；

第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；

第三薄膜晶体管，其漏极和栅极均与信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；

第五薄膜晶体管，其漏极与高电压信号输入端连接，栅极与所述复位信号输入端连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述第三薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与帧起始信号输入端连接，源极与所述第六薄膜晶体管的漏极连接；

第八薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述第五薄膜晶体管的源极连接；

第九薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第十薄膜晶体管，其漏极和栅极均与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

所述第八薄膜晶体管和第九薄膜晶体管的阈值电压等于或小于所述第十薄膜晶体管的阈值电压。

本发明还提供了一种移位寄存器单元，包括：

第一薄膜晶体管，其漏极与第一时钟信号输入端连接，源极与信号输出端连接；

第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；

第三薄膜晶体管，其漏极和栅极均与信号输入端连接，源极与所述第一薄膜晶体管的栅极连接；

第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；

第五薄膜晶体管，其漏极与高电压信号输入端连接，栅极与所述复位信号输入端连接；

第六薄膜晶体管，其漏极与所述第五薄膜晶体管的源极连接，栅极与所述信号输入端连接，源极与所述低电压信号输入端连接；

第七薄膜晶体管，其漏极与所述高电压信号输入端连接，栅极与帧起始信号输入端连接，源极与所述第六薄膜晶体管的漏极连接；

第八薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接，栅极与所述第五薄膜晶体管的源极连接；

第九薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；

第十薄膜晶体管，其漏极和栅极均与所述第五薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；