[发明专利]基于流水线操作的相位因子结合电路

摘要

基于流水线操作的相位因子结合电路，涉及集成电路设计领域。它解决了现有正交频分复用技术中，采用时域交织分割部分传输序列法在操作过程中的数据阻塞的问题。本发明的电路在电路开始工作的前四个时钟信号完成一组四个数据的相位因子结合以及存储的过程，然后在后续的四个时钟信号中，完成与相位因子结合所产生的数据的累加过程，同时还完成下一组的四个数据的相位因子结合以及存储的过程，然后重复上述四个时钟信号的动作，完成数据的传输及累加。本发明的相位因子结合电路，只需要四个时钟信号就能够完成一组数据的相位因子结合及累加的过程，与数据的IFFT变换速度同步，不会造成数据的阻塞。适用于现有OFDM系统的PTS方法中。

主权项

1、基于流水线操作的相位因子结合电路，其特征是它包括时钟单元(1)、选择信号产生单元(2)、四个乘法器、12个寄存器和累加器组(ADD)，其中所述12个寄存器分为三级，即：第一级寄存器组(R1)、第二级寄存器组(R2)和第三级寄存器组(R3)，每一级寄存器组有四个寄存器；累加器组(ADD)中有四个累加器(ADD1、ADD2、ADD3、ADD4)；待处理数据同时分别与四路相位因子通过四个乘法器相乘，所述四个乘法器分别输出信号给第一级寄存器组(R1)的四个寄存器(R11、R12、R13、R14)，所述第一级寄存器组(R1)的四个寄存器(R11、R12、R13、R14)分别输出信号给第二级寄存器组(R2)的四个寄存器(R21、R22、R23、R24)，所述第二级寄存器组(R2)的四个寄存器(R21、R2、R23、R24)分别输出信号给第三级器存器(R3)的四个寄存器(R31、R32、R33、R34)，所述第三级寄存器组(R3)的四个寄存器(R31、R32、R33、R34)分别输出信号给累加器组(ADD)的四个累加器(ADD1、ADD2、ADD3、ADD4)；时钟单元(1)输出时钟信号Clock给选择信号产生单元(2)，所述选择信号产生单元(2)输出三个路径选择信号，分别为：第一个路径选择信号Sel_0、第二个路径选择信号Sel_1和第三个路径选择信号Sel_2，其中第一个路径选择信号Sel_0用于控制第一级寄存器组(R1)与第二级寄存器组(R2)之间的信号传递路径；第二个路径选择信号Sel_1用于控制第二级寄存器组(R2)与第三级寄存器组(R3)之间的信号传递路径；第三个路径选择信号Sel_2用于控制第三级寄存器组(R3)与累加器组(ADD)之间的信号传递路径；选择信号产生单元(2)的输入信号Clock与输出的三个路径选择信号之间的关系为：当第一个路径选择信号Sel_0为0时，第一级寄存器组(R1)和第二级寄存器组(R2)之间为平行路径；当第一个路径选择信号Sel_0为1时，第一级寄存器组(R1)和第二级寄存器组(R2)之间为交叉路径；当第二个路径选择信号Sel_1为0时，第二级寄存器组(R2)和第三级寄存器组(R3)之间为平行路径；当第二个路径选择信号Sel_1为1时，第二级寄存器组(R2)和第三级寄存器组(R3)之间为交叉路径；当第三个路径选择信号Sel_2为0时，第三级寄存器组(R3)和累加器组(ADD)之间为平行路径；当第三个路径选择信号Sel_2为1时，第三级寄存器组(R3)和累加器组(ADD)之间为交叉路径；n为整数，且n＞0。