[发明专利]基于多核技术的前馈神经网络硬件实现方法无效
| 申请号： | 200910067489.3 | 申请日： | 2009-09-03 |
| 公开（公告）号： | CN101639901A | 公开（公告）日： | 2010-02-03 |
| 发明（设计）人： | 王连明;张文娟 | 申请（专利权）人： | 王连明 |
| 主分类号： | G06N3/06 | 分类号： | G06N3/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 130024吉林省长春市*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种基于多核技术的前馈神经网络硬件实现方法，涉及一种基于特定计算模型的计算机系统，采用NIOS II软核处理器在其FPGA开发系统中利用Quartus II软件创建多核处理器系统，其中处理器核的个数只受芯片规模的限制，每个处理器核都可以单独编程，且多个处理器核可以同时运行各自的程序，通过对单核进行程序设计，仿真任何类型的神经元的特性；在网络学习过程中，各个单核并行计算输入输出量，并完成相应权值和阈值的调整；将各个单核的输入输出通过多端口存储器进行数据交换，仿真任意结构的前馈神经网络，实现神经网络高速、分布、并行计算的目的。 | ||
| 搜索关键词： | 基于 多核 技术 神经网络 硬件 实现 方法 | ||
【主权项】：
1、一种基于多核技术的前馈神经网络硬件实现方法，其特征在于：采用NIOS II软核处理器在其FPGA开发系统中利用Quartus II软件创建多核处理器系统，其中处理器核的个数只受芯片规模的限制，每个处理器核都可以单独编程，且多个处理器核可以同时运行各自的程序，通过对单核进行程序设计，仿真任何类型的神经元的特性；在网络学习过程中，各个单核并行计算输入输出量，并完成相应权值和阈值的调整；将各个单核的输入输出通过多端口存储器进行数据交换，仿真任意结构的前馈神经网络，实现神经网络高速、分布、并行计算的目的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于王连明，未经王连明许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910067489.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种密封铅酸蓄电池充电夹具
- 下一篇：燃气表的清洁过滤装置
