[发明专利]一种基于SIMD结构的多标准LDPC译码器电路

摘要

本发明提供一种基于SIMD结构的多标准LDPC译码器电路，由输入缓冲单元、主控制器、指令存储器、本征信息存储器、后验信息存储器和外信息存储器、奇偶校验和输出缓冲单元以及处理单元阵列构成。所述的处理单元阵列由多个并行的处理单元构成，处理单元采用串行处理方式的VLSI硬件架构。该译码器采用一种新型的TPMP译码算法，保证硬件结构不受分块矩阵特殊结构限制，实现硬件结构与分块LDPC码校验矩阵结构的分离。本发明提供了灵活可配置的处理单元设计电路，能有效提高硬件的利用率，降低芯片的设计面积。同时本发明还提供了一种专用简化的SIMD指令集，该指令集适用于各种分块LDPC码，实现译码器硬件结构与分块LDPC码校验矩阵结构的分离，满足多标准通讯的需求。

主权项

一种基于SIMD结构的多标准LDPC译码器电路，由输入缓冲单元、主控制器、指令存储器、本征信息存储器、后验信息存储器、外信息存储器、奇偶校验和输出缓冲单元及处理单元阵列构成，其特征在于：所述处理单元阵列由多个并行的处理单元PU构成：输入缓冲单元，用于接收来自信道的本征信息量化值；主控制器，用于实现整个译码器的控制功能；本征信息存储器，用于存储解映射后得到的本征信息；后验信息存储器，用于存储译码过程中变量节点处理单元更新生成的后验信息；外信息存储器，用于存储译码过程中校验节点处理器更新生成的外信息；奇偶校验和输出缓冲单元，用于整个译码迭代过程中的奇偶校验运算，并将译码结束的码字缓冲输出。