[发明专利]高速数据交换接口的数据缓存器及其数据缓存控制方法

摘要

本发明公开了一种高速接口数据缓存器及其数据缓存控制方法，该数据缓存器包括：用于在异步时钟域间缓冲数据的数据存储单元、用于控制数据存储单元的读写操作的缓存读写控制单元、用于与缓存读写控制单元交换控制和状态信息的控制状态寄存器和用于在数据存储单元位宽和总线位宽不相同时进行位宽转换的位宽转换单元。该数据缓存控制过程是：包处理引擎采用面向单元的方式向缓存读写控制单元发送读写指令；采用发送标志状态寄存器保存缓存器存储状态；用缓存器数据本身来控制数据发送；使用自增指针来实现有序的数据发送。本发明具有控制灵活性强和数据传输效率高的优点，用于网络处理器与数据链路层设备的多端口高速数据交换。

主权项

1.一种高速接口数据缓存器，包括数据存储单元、缓存读写控制单元、位宽转换单元，控制和状态寄存器单元，该缓存读写控制单元与控制和状态寄存器单元双向连接，并向数据存储单元提供控制信号，该数据存储单元的数据写入和读出通过位宽转换单元后连接到外部数据总线，其特征在于：数据存储单元，采用两块位宽为64比特的双端口静态随机存储器SRAM构成，两块SRAM存储器分别作为接收缓存器和发送缓存器；缓存读写控制单元，包含发送缓存写控制模块、发送缓存读控制模块、接收缓存写控制模块和接收缓存读控制模块，该发送缓存读控制模块中设有一个递增读指针指向发送缓存单元；位宽转换单元，包括第一位宽转换模块，它位于发送缓存器的数据写入端口，用于将数据由内部总线的32位位宽转换为发送缓存器的64位位宽；第二位宽转换模块，它位于发送缓存器的数据读出端口，用于将数据由发送缓存器的64位位宽转换为外部数据总线位宽；第三位宽转换模块，它位于接收缓存器的数据读出端口，用于将数据由接收缓存器的64位位宽转换为内部总线的32位位宽；第四位宽转换模块，它位于接收缓存器的数据写入端口，用于将数据由外部数据总线位宽转换为接收缓存器的64位位宽；控制状态寄存器单元，包括发送标志状态寄存器、接收控制寄存器和接收状态寄存器，该发送标志状态寄存器用于存储发送缓存器各个单元的数据有效标志，该接收控制寄存器用于接受包处理引擎的写接收缓存器指令，产生接收数据的控制信息，该接收状态寄存器用于保存数据接收的状态信息。